PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-155845

(43)Date of publication of application: 06.06.2000

G06T 11/00 G06F 3/153 G06F 12/00 G06F 12/04 G06T 1/00

(21)Application number: 11-140238 (71)Applicant: MITSUBISHI ELECTRONICS AMERICA

INC

(22)Date of filing: 20.05.1999 (72)Inventor: ELIZABETH J SHURAPPU

(30)Priority

Priority number : 98 86554 Priority date : 21.05.1998 Priority country : US

98 164858 01.10.1998 US

98 164866 01.10.1998 US


99 264261 08.03.1999 US

99 264281 08.03.1999 US

(54) STORAGE DEVICE, DATA FORMATTER, METHOD FOR ACCESSING DATA, METHOD FOR CLEARING AREA OF DATA, METHOD FOR COMPRESSING DATA, METHOD FOR FORMATTING DATA, AND GRAPHIC SYSTEM OPERATION METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain rendering which is made fast by composing a storage device using a plurality of system of pixel arithmetic-logic units(ALUs) which are coupled with a pixel buffer, an input/output data formatter, and a read/write data formatter. SOLUTION: Input graphics data are demultiplexed by an input data demultiplexer 126, and transferred to the input data formatter 130 through an input data bus 128 and formatted, and the data are transmitted to pixel ALUs 120 and 121 for processing through input data buses 129 and 131. The data are formatted by a formatter 140 from a pixel ALU to an SRAM and allocated to an SRAM pixel buffer 118 through a data bus 141. The SRAM pixel buffer 118 reads out the data formatted by the formatter 140 from the pixel ALU to the SRAM through a pixel ALU data bus 138.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Your Ref: 07844-499JP1

Our Ref: PA1101

Translation of Selected Portions of Pat. Laid-open Official Gazette

Appln. No: 11-140238

Appln. Date: May 20, 1999

Laid-open Pub. No: 2000-155845

Laid-open Pub. Date: June 6, 2000

Priorities: 5/21/98 U.S.S.N. 60/086554, 10/1/98 U.S.S.N. 09/164858, 10/1/98 U.S.S.N. 09/164866, 3/8/99 U.S.S.N. 09/264261 &

3/8/99 U.S.S.N. 09/264281

Inventor(s): Elizabeth J Shulapp (?)

Applicant(s): Mitsubishi Electronics America Inc.

Attorney(s): Kuro Fukami et al.

1. Title of the Invention

MEMORY DEVICE, DATA FORMATTER, A METHOD FOR ACCESSING DATA, A METHOD FOR CLEARING A DATA REGION, A METHOD FOR COMPRESSING DATA, A METHOD FOR FORMATTING DATA, A GRAPHIC SYSTEM AND A METHOD FOR OPERATING A GRAPHIC SYSTEM

2. Claims

(omitted)

3. Detailed Description of the Invention (Selected Portions)

1)

(omitted)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-155845 (P2000-155845A)

最終頁に続く

(43)公開日 平成12年6月6日(2000.6.6)


(51) Int.CI. ⁷	識別記号	FI	テーマコート*(参考)
G06T 11/00		G06F 15/72	A
G06F 3/153	3 3 6	3/153	336B
12/00	580	12/00	580
12/04	5 3 0	12/04	5 3 0
G06T 1/00		15/66	J .
		審査請求 未請才	対 請求項の数53 OL (全 77 頁)
(21)出願番号	特願平11-140238	(71) 出願人 591260	0649
		ミツヒ	!シ・エレクトロニクス・アメリカ・
(22)出願日	平成11年5月20日(1999.5.20)	インニ	ーポレーテッド
		アメリ	力合衆国、90630-0007 カリフォ
(31)優先権主張番号	60/086554	ルニア	/州、サイブレス、ブラザ・ドライ
(32) 優先日	平成10年5月21日(1998.5.21)	プ、50	665
(33)優先権主張国	米国(US)	(72)発明者 エリサ	ベス・ジェイ・シュラップ
(31)優先権主張番号	09/164858	アメリ	カ合衆国、95132 カリフォルニア
(32)優先日	平成10年10月1日(1998.10.1)	州、サ	ン・ノゼ、ベクスレー・ランディン
(33)優先権主張国	米国 (US)	力、18	341
(31)優先権主張番号	09/164866	(74)代理人 10006	1746
(32)優先日	平成10年10月1日(1998.10.1)	弁理士	:深見 久郎 (外3名)
(33)優先権主張国	米国 (US)		

(54) 【発明の名称】 記憶装置、データフォーマッタ、データにアクセスする方法、データの領域をクリアする方法、 データを圧縮する方法、データをフォーマット化する方法、グラフィックスシステムおよびグラ

(57)【要約】

【課題】 コンピュータグラフィックスシステムにおいて二次元および三次元イメージの増速されたレンダリングをもたらす半導体記憶装置を提供する。

【解決手段】 半導体記憶装置は、メモリアレイ(116)と、ピクセルバッファ(118)と、ピクセルバッファに結合される複数のピクセル算術論理演算装置(120、121)と、入力データフォーマッタ(130)と、出力データフォーマッタ(134)と、読出データフォーマッタ、書込データフォーマッタと、アドレスおよび制御入力バス(146)とを含む。



【特許請求の範囲】

【請求項1】 メモリアレイと、

前記メモリアレイに結合されるバッファと、

前記バッファに結合される複数の算術論理演算装置とを 含む記憶装置であって、さらに

1

前記複数の算術論理演算装置に結合され、かつ前記記憶 装置の外部にあるレンダリングバスに結合される入力デ ータフォーマッタと、

前記バッファおよび外部レンダリングバスに結合される 出力データフォーマッタと、

前記複数の算術論理演算装置および前記バッファに結合 される書込データフォーマッタと、

前記バッファおよび前記複数の算術論理演算装置に結合 される読出データフォーマッタと、

前記メモリアレイ、前記バッファ、前記複数の算術論理 演算装置、前記入力データフォーマッタ、前記出力デー タフォーマッタ、前記書込データフォーマッタ

、前記読出データフォーマッタおよび、前記記憶装置の 外部にあるアドレスおよび制御バスに結合されるアドレ スおよび制御入力バスとを含む記憶装置。

【請求項2】 コントローラに結合されるメモリのためのデータフォーマッタであって、

前記コントローラから前記データフォーマッタへ送信される1つ以上の信号から1組のピクセル差成分を抽出する第1のフォーマッタと、

抽出されたピクセル差成分と1組の前もってストアされたピクセル成分とから新しい組のピクセル成分を計算するアキュムレータとを含む、データフォーマッタ。

【請求項3】 前記新しい組のピクセル成分をフォーマット化する第2のフォーマッタを含む、請求項2に記載 30のデータフォーマッタ。

【請求項4】 レンダリングバスに結合される記憶装置 のためのデータフォーマッタであって、

ピクセルデータから複数のピクセル成分を抽出する第1 のフォーマッタを含み、各抽出されたピクセル成分はピ クセルに対するウインドウ識別データフィールドに対応 しており、前記データフォーマッタはさらに

前記第1のフォーマッタに結合され、複数の選択可能な オペレーションのモードをストアするメモリユニット と、

前記メモリユニットに結合され、前記メモリユニットに ストアされる1つ以上の選択可能なオペレーションのモ ードに従って新しいピクセルデータをフォーマット化す る第2のフォーマッタとを含む、データフォーマッタ。

【請求項5】 ピクセルデータから複数のピクセル成分を抽出し、抽出されたピクセル成分を複数の群のピクセルデータに組合せる第1のフォーマッタと、

前記第1のフォーマッタに結合され、前記複数の群のピクセルデータを組立てる第2のフォーマッタとを含む、記憶装置のためのデータフォーマッタ。

【請求項6】 ピクセルデータから前記ピクセルデータ の複数の群を抽出する第1のフォーマッタと、

前記第1のフォーマッタに結合され、前記ピクセルデータの前記群から複数のピクセル成分を抽出する第2のフォーマッタとを含む、記憶装置のためのデータフォーマッタ。

【請求項7】 記憶装置であって

データをストアするためのメモリアレイを含み、前記メモリアレイは複数のメモリバンクを含み、各メモリバンクは複数のメモリセルと、前記複数のメモリセルにアクセスするように結合される複数のセンスアンプとを含んでおり、前記記憶装置はさらに前記メモリアレイの前記センスアンプに結合されるバッファを含み、前記バッファは複数のキャッシュラインを含んでおり、前記記憶装置はさらに前記バッファに結合される複数の算術論理演算装置と、

前記複数の算術論理演算装置に結合され、前記記憶装置 の外部にあるレンダリングバスに結合される入力データ フォーマッタと、

20 前記バッファおよび外部レンダリングバスに結合される 出力データフォーマッタと、

前記複数の算術論理演算装置および前記バッファに結合される書込データフォーマッタと、

前記バッファおよび前記複数の算術論理演算装置に結合 される読出データフォーマッタと、

前記メモリアレイ、前記バッファ、前記複数の算術論理 演算装置、前記入力データフォーマッタ、前記出力デー タフォーマッタ、前記書込データフォーマッタ、前記読 出データフォーマッタおよび、前記記憶装置の外部にあ るアドレスおよび制御バスに結合されるアドレスおよび 制御入力バスとを含む、記憶装置。

【請求項8】 前記入力データフォーマッタは、

前記レンダリングバスを介して前記入力データフォーマッタへ送信される1組のピクセル差成分を抽出する第1のフォーマッタと、

抽出されたピクセル差成分と1組の前もってストアされたピクセル成分とから新しい組のピクセル成分を計算するアキュムレータとを含む、請求項7に記載の記憶装置。

40 【請求項9】 前記新しい組のピクセル成分をフォーマット化する第2のフォーマッタを含む、請求項8に記載の記憶装置。

【請求項10】 メモリバンクオペレーションを特定するメモリバンクコマンドを受信するステップと、

グローバルバスオペレーションを特定するグローバルバ スコマンドを受信するステップと、

算術論理演算装置オペレーションを特定するデータ処理 コマンドを受信するステップと、

前記メモリバンクコマンドに従って特定されたメモリバ 50 ンクオペレーションを実行し、前記グローバルバスコマ

ンドに従って特定されたグローバルバスオペレーション を実行し、前記データ処理コマンドに従って特定された 算術論理演算装置オペレーションを実行するステップと を含む、少なくとも1つの記憶装置内のデータにアクセスする方法。

【請求項11】 メモリのキャッシュライン内にストアされる複数のバイトのデータの各々に対応するデータを書込イネーブルするか、または書込ディスエーブルするかを制御するために少なくとも1つのバイトマスクレジスタを設定するステップと、

メモリの前記キャッシュライン内にストアされる前記複数のバイトのデータの各々の成分に対応するデータを書込イネーブルするか、または書込ディスエーブルするかを制御するために少なくとも1つのプレーンマスクレジスタを設定するステップと、

前記少なくとも1つのバイトマスクレジスタおよび前記少なくとも1つのプレーンマスクレジスタの書込イネーブル設定により制御されるように、特定されたメモリバンクおよびコラムアドレスに結合される1組の前もって活性化されたセンスアンプにキャッシュラインメモリの20内容を書込むステップとを含む、記憶装置内のデータの領域をクリアする方法。

【請求項12】 キャッシュラインメモリの内容を書込む前記ステップを、特定された数のメモリバンクおよびコラムアドレスに結合される特定された数の組の前もって活性化されたセンスアンプに対して、特定された回数だけ繰返すステップを含む、請求項11に記載の方法。

【請求項13】 前記少なくとも1つのバイトマスクレジスタおよび前記少なくとも1つのプレーンマスクレジスタの前記書込イネーブル設定により制御されるように、前記キャッシュラインメモリの前記内容を書込む前記ステップは、特定されたメモリバンクおよびコラムアドレスに結合される複数の組の前もって活性化されたセンスアンプに対して同時に実行される、請求項11に記載の方法。

【請求項14】 コントローラからメモリへ送信される データを圧縮する方法であって、

前記コントローラおよび前記メモリの両方に、複数の古いピクセルに対応する古いピクセルデータをストアするステップを含み、前記古いピクセルデータは前記古いピ 40 クセルデータにより表わされる古いピクセルの各々に対する1組の古いピクセル成分を含んでおり、前記方法はさらに前記コントローラにおいて、複数の新しいピクセルのための新しいピクセルデータを計算するステップを含み、前記新しいピクセルデータは前記新しいピクセルデータにより表わされる新しいピクセルの各々に対する1組の新しいピクセル成分を含んでおり、前記方法はさらに前記コントローラにおいて、前記新しいピクセルデータのある特定のピクセル成分と前記古いピクセルデータのある特定のピクセル成分との差を計算するステップ50

と、

前記コントローラにおいて、前記新しいピクセルデータ のある特定のピクセル成分と前記古いピクセルデータの ある特定のピクセル成分との前もって計算された差の差 を計算するステップと、

4

前記コントローラにおいて、計算された差と、差の計算 された差とに基づいて圧縮フォーマットを決定するステ ップと、

前記コントローラにおいて前記計算された差と前記差の 10 計算された差とを決定された圧縮フォーマットにフォー マット化することにより前記新しいピクセルデータを圧 縮するステップと、

圧縮された新しいピクセルデータを前記コントローラから前記メモリへ送信するステップと、

前記圧縮された新しいピクセルデータを前記メモリ内で 伸長するステップとを含む、方法。

【請求項15】 前記コントローラにおいて複数の新しいピクセルのための新しいピクセルデータを計算する前記ステップは、差の値を、これらが計算された元のピクセルデータの幅に符号拡張するステップを含み、前記新しいピクセルデータは前記新しいピクセルデータにより表わされる新しいピクセルの各々に対する1組の新しいピクセル成分を含む、請求項14に記載の方法。

【請求項16】 前記圧縮された新しいピクセルデータ を前記メモリ内で伸長する前記ステップは、

複数のデータフォーマットから前記計算された差と前記 差の計算された差とを抽出するステップと、

抽出された差および差の差を、対応する古いピクセル成 分に対応するデータ幅に符号拡張するステップと、

符号拡張された差および差の差をストアされた古いピク セル成分に加算することによって新しいピクセル成分を 再生するステップと、

前記新しいピクセルデータをフォーマット化するステップとを含む、請求項14に記載の方法。

【請求項17】 ピクセルデータを含むメモリのキャッシュラインから複数のウインドウ識別ピクセル成分を抽出するステップと、

ウインドウ識別フィールドが抽出された各ピクセルに対して、色ピクセルデータのどの部分とオーバレイピクセルデータのどの部分とを前記コントローラに送信するかを決定するステップと、

抽出された複数のウインドウ識別ピクセル成分、色ピクセルデータの決定された部分およびオーバレイピクセルデータの決定された部分を前記コントローラに送信するステップとを含む、メモリからコントローラへ送信されるデータをフォーマット化する方法。

【請求項18】 少なくとも1つの算術論理演算装置から複数のピクセル成分を受信するステップと、

前記複数のピクセル成分をピクセルデータの群にパック するステップと、 前記ピクセルデータの群を1ブロックのデータに組立て るステップとを含む、記憶装置においてデータをフォー マット化する方法。

【請求項19】 少なくとも1つの算術論理演算装置か ら複数のピクセル成分を受ける前記ステップはピクセル 色成分を受信するステップと、

ピクセルデプス成分を受信するステップと、

ピクセルステンシル成分を受信するステップとを含む、 請求項18に記載の方法。

【請求項20】 バッファからピクセルデータのブロッ 10 クを受信するステップと、

前記ピクセルデータのブロックから複数の群の選択され たピクセルデータを抽出するステップと、

前記複数の群の選択されたピクセルデータから複数の選 択されたピクセル成分を抽出するステップとを含む、記 憶装置においてデータをフォーマット化する方法。

【請求項21】 コンピュータによる動作のためのグラ フィックスシステムであって、

レンダリングコントローラと、

前記レンダリングコントローラと、前記グラフィックス 20 システムを動作させるのに用いられる前記コンピュータ とに結合されるインタフェースと、

記憶装置と、

前記レンダリングコントローラおよび前記記憶装置に結 合されるレンダリングバスと、

前記レンダリングコントローラおよび前記記憶装置に結 合されるアドレスおよび制御バスとを含む、グラフィッ クスシステム。

【請求項22】 ビデオ出力チャネルにより前記レンダ リングコントローラに結合されるビデオ出力回路を含 む、請求項21に記載のグラフィックスシステム。

【請求項23】 前記記憶装置は、前記レンダリングバ スと前記アドレスおよび制御バスとに結合される複数の メモリチップを含む、請求項21に記載のグラフィック スシステム。

【請求項24】 レンダリングバスとアドレスおよび制 御バスとの複数の対を含む、請求項23に記載のグラフ ィックスシステム。

【請求項25】 最大数のメモリチップが、レンダリン グバスとアドレスおよび制御バスとの各対に結合され る、請求項24に記載のグラフィックスシステム。

【請求項26】 レンダリングバスとアドレスおよび制 御バスとの各対に結合されるメモリチップの前記最大数 は4である、請求項25に記載のグラフィックスシステ

【請求項27】 前記レンダリングバスは同時双方向送 受信を含み、データを同時に前記レンダリングコントロ ーラから前記記憶装置に送信し前記記憶装置から前記レ ンダリングコントローラへ送信することを可能にする、 請求項21に記載のグラフィックスシステム。

【請求項28】 前記記憶装置は

データをストアするためのメモリアレイと、

前記メモリアレイに結合されるバッファと、

前記バッファに結合され、前記記憶装置の外部にあるレ ンダリングバスに結合される複数の算術論理演算装置

外部レンダリングバスおよび前記複数の算術論理演算装 置に結合される入力データフォーマッタと、

前記バッファおよび前記外部レンダリングバスに結合さ れる出力データフォーマッタと、

前記複数の算術論理演算装置および前記バッファに結合 される書込データフォーマッタと、

前記バッファおよび前記複数の算術論理演算装置に結合 される読出データフォーマッタと、

前記メモリアレイ、前記バッファ、前記複数の算術論理 演算装置、前記入力データフォーマッタ、前記出力デー タフォーマッタ、前記書込データフォーマッタ、前記読 出データフォーマッタおよび、前記記憶装置の外部にあ るアドレスおよび制御バスに結合されるアドレスおよび 制御入力バスとを含む、請求項21に記載のグラフィッ クスシステム。

【請求項29】 前記メモリアレイは複数のメモリバン クを含み、各メモリバンクは複数のメモリページを含 み、各メモリページは複数のメモリラインを含み、各メ モリラインは複数のメモリセルを含み、各メモリセルは 1ビットのデータをストアすることができる、請求項2 8に記載のグラフィックスシステム。

【請求項30】 前記複数の算術論理演算装置は、複数 のラスタオペレーションユニット、複数のブレンドユニ ット、複数のデプスユニット、複数のステンシルユニッ トおよび複数のウインドウ識別ユニットを含み、複数の ピクセルに対応するデータを同時に処理するようにす る、請求項28に記載のグラフィックスシステム。

【請求項31】 前記入力データフォーマッタは、第2 のフォーマッタに結合されるアキュムレータに結合され る第1のフォーマッタを含む、請求項28に記載のグラ フィックスシステム。

【請求項32】 前記出力データフォーマッタは、複数 のウインドウ識別データ抽出器と、複数のオーバレイデ ータセレクタと、複数の色データセレクタとに結合され るモードレジスタを含む、請求項28に記載のグラフィ ックスシステム。

【請求項33】 前記読出データフォーマッタはモード レジスタおよびマスクレジスタを含み、前記レジスタの 各々は複数のデータ抽出器および複数のデータアンパッ カーに結合される、請求項28に記載のグラフィックス システム。

【請求項34】 前記書込データフォーマッタはモード レジスタおよびマスクレジスタを含み、前記レジスタの 50 各々は複数の色パックユニットと、複数のデプスパック

ユニットと、複数のエクストラパックユニットとに結合 される、請求項28に記載のグラフィックスシステム。

【請求項35】 前記アドレスおよび制御入力バスは、 複数のアドレスおよび制御チャネルに結合されるデコー ダを含む、請求項28に記載のグラフィックスシステ Δ_{o}

【請求項36】 コンピュータによる動作のためのグラ フィックスシステムであって、

コントローラに結合される記憶装置のためのデータフォ ーマッタを含み、前記データフォーマッタは前記コント 10 ローラから前記データフォーマッタへ送信される1つ以 上の信号から1組のピクセル差成分を抽出する第1のフ オーマッタと、

抽出されたピクセル差成分と1組の前もってストアされ たピクセル成分とから新しい組のピクセル成分を計算す るアキュムレータとを含む、グラフィックスシステム。

【請求項37】 前記新しい組のピクセル成分をフォー マット化する第2のフォーマッタを含む、請求項36に 記載のグラフィックスシステム。

【請求項38】 コンピュータによる動作のためのグラ 20 フィックスシステムであって、

レンダリングバスに結合される記憶装置のためのデータ フォーマッタを含み、前記データフォーマッタはピクセ ルデータから複数のピクセル成分を抽出する第1のフォ ーマッタを含み、各抽出されたピクセル成分はピクセル に対するウインドウ識別データフィールドに対応してお り、前記データフォーマッタはさらに前記第1のフォー マッタに結合され、複数の選択可能なオペレーションの モードをストアするメモリユニットと、

前記メモリユニットに結合され、前記メモリユニットに 30 ストアされる1つ以上の前記選択可能なオペレーション のモードに従って新しいピクセルデータをフォーマット 化する第2のフォーマッタとを含む、グラフィックスシ ステム。

【請求項39】 コンピュータによる動作のためのグラ フィックスシステムであって、

記憶装置のためのデータフォーマッタを含み、前記デー タフォーマッタはピクセルデータから複数のピクセル成 分を抽出して、抽出されたピクセル成分を複数の群のピ クセルデータに組合せる第1のフォーマッタと、

前記第1のフォーマッタに結合され、前記複数の群のピ クセルデータを組立てる第2のフォーマッタとを含む、 グラフィックスシステム。

【請求項40】 コンピュータによる動作のためのグラ フィックスシステムであって、

記憶装置のためのデータフォーマッタを含み、前記デー タフォーマッタはピクセルデータから前記ピクセルデー タの複数の群を抽出する第1のフォーマッタと、

前記第1のフォーマッタに結合され、前記ピクセルデー タの前記群から複数のピクセル成分を抽出する第2のフ 50 オーマッタとを含む、グラフィックスシステム。

【請求項41】 コンピュータによる動作のためのグラ フィックスシステムであって、

8

データをストアするためのメモリアレイを含み、前記メ モリアレイは複数のメモリバンクを含み、各メモリバン クは複数のメモリセルと、前記複数のメモリセルにアク セスするよう結合される複数のセンスアンプとを含んで おり、前記グラフィックスシステムはさらに前記メモリ アレイの前記センスアンプに結合されるバッファを含

み、前記バッファは複数のキャッシュラインを含み、前 記グラフィックスシステムはさらにピクセルバッファに 結合され、記憶装置の外部にあるレンダリングバスに結 合される複数の算術論理演算装置と、

外部レンダリングバスおよび前記複数の算術論理演算装 置に結合される入力データフォーマッタと、

前記バッファおよび前記外部レンダリングバスに結合さ れる出力データフォーマッタと、

前記複数の算術論理演算装置および前記バッファに結合 される書込データフォーマッタと、

前記バッファおよび前記複数の算術論理演算装置に結合 される読出データフォーマッタと、

前記メモリアレイ、前記バッファ、前記複数の算術論理 演算装置、前記入力データフォーマッタ、前記出力デー タフォーマッタ、前記書込データフォーマッタ、前記読 出データフォーマッタおよび、前記記憶装置の外部にあ るアドレスおよび制御バスに結合されるアドレスおよび 制御入力バスとを含む、グラフィックスシステム。

【請求項42】 前記入力データフォーマッタは前記レ ンダリングバスを介して前記入力データフォーマッタへ 送信される1組のピクセル差成分を抽出する第1のフォ ーマッタと、

抽出されたピクセル差成分と1組の前もってストアされ たピクセル成分とから新しい組のピクセル成分を計算す るアキュムレータとを含む、請求項41に記載のグラフ ィックスシステム。

【請求項43】 前記新しい組のピクセル成分をフォー マット化する第2のフォーマッタを含む、請求項42に 記載のグラフィックスシステム。

【請求項44】 コンピュータに関連してグラフィック スシステムを動作させる方法であって、 40

レンダリングコントローラから記憶装置へレンダリング バスを介して入力データを送信するステップと、

前記レンダリングコントローラから前記記憶装置へアド レスおよび制御バスを介してアドレスおよび制御データ を送信するステップと、

前記入力データをフォーマット化するステップと、

フォーマット化された入力データを処理して処理された データを得るステップと、

前記処理されたデータをフォーマット化するステップ と、

フォーマット化された処理されたデータをメモリにスト アするステップと、

前記処理されたデータを前記メモリからアクセスするス テップと、

アクセスされた処理されたデータのいくつかをビデオ出力回路への送信のためにフォーマット化し、かつそのようにフォーマット化された処理されたデータを前記記憶装置から前記レンダリングバスを介して送信するステップと、

再処理すべき前記アクセスされた処理されたデータのい 10 くつかをフォーマット化し、かつそのようにフォーマッ ト化された前記再処理すべき処理されたデータを送信す るステップとを含む、方法。

【請求項45】 前記レンダリングコントローラから前 記記憶装置へアドレスおよび制御バスを介してアドレス および制御データを送信する前記ステップは、

メモリバンクオペレーションを特定するメモリバンクコマンドを送信するステップと、

グローバルバスオペレーションを特定するグローバルバスコマンドを送信するステップと、

ピクセル算術論理演算装置オペレーションを特定するデ ータ処理コマンドを送信するステップとを含み、

フォーマット化された入力データを処理して処理されたデータを得る前記ステップと、フォーマット化された処理されたデータをメモリにストアする前記ステップと、前記処理されたデータを前記メモリからアクセスする前記ステップとは前記メモリバンクコマンドに従って特定されたメモリバンクオペレーションを実行し、前記グローバルバスコマンドに従って特定されたグローバルバスオペレーションを実行し、前記データ処理コマンドに従って特定されたピクセル算術論理演算装置オペレーションを実行するステップを含む、請求項44に記載の方法。

【請求項46】 フォーマット化された処理されたデータをメモリにストアする前記ステップはメモリのキャッシュライン内にストアされる複数のバイトのデータの各々に対応するデータを書込イネーブルするか、または書込ディスエーブルするかを制御するために少なくとも1つのバイトマスクレジスタを設定するステップと、

メモリの前記キャッシュライン内にストアされる前記複 40 数のバイトのデータの各々の成分に対応するデータを書 込イネーブルするか、または書込ディスエーブルするか どうかを制御するために少なくとも1つのプレーンマス クレジスタを設定するステップと、

前記少なくとも1つのバイトマスクレジスタおよび前記少なくとも1つのプレーンマスクレジスタの書込イネーブル設定により制御されるように、特定されたメモリバンクおよびコラムアドレスに結合される1組の前もって活性化されたセンスアンプにキャッシュラインメモリの内容を書込むステップとを含む、請求項44に記載の方50

法。

【請求項47】 キャッシュラインメモリの内容を書込む前記ステップを、特定された数のメモリバンクおよびコラムアドレスに結合される特定された数の組の前もって活性化されたセンスアンプに対して、特定された回数だけ繰返すステップを含む、請求項46に記載の方法。

10

【請求項48】 前記少なくとも1つのバイトマスクレジスタおよび前記少なくとも1つのプレーンマスクレジスタの前記書込イネーブル設定により制御されるように、前記キャッシュラインメモリの前記内容を書込む前記ステップは、特定されたメモリバンクおよびコラムアドレスに結合される複数の組の前もって活性化されたセンスアンプに対して同時に実行される、請求項46に記載の方法。

【請求項49】 レンダリングコントローラから記憶装置へレンダリングバスを介して入力データを送信する前記ステップと、前記入力データをフォーマット化する前記ステップとは、

前記レンダリングコントローラおよび前記メモリの両方に、複数の古いピクセルに対応する古いピクセルデータをストアするステップを含み、前記古いピクセルデータは前記古いピクセルデータにより表わされる古いピクセルの各々に対する1組の古いピクセル成分を含んでおり、前記ステップはさらに前記コントローラにおいて、複数の新しいピクセルのための新しいピクセルデータを計算するステップを含み、前記新しいピクセルデータは前記新しいピクセルデータにより表わされる新しいピクセルデータにより表わされる分を含んでおり、前記ステップはさらに前記コントローラにおいて、前記新しいピクセルデータのある特定のピクセル成分と前記古いピクセルデータのある特定のピクセル成分との差を計算するステップと、

前記コントローラにおいて、前記新しいピクセルデータ のある特定のピクセル成分と前記古いピクセルデータの ある特定のピクセル成分との前もって計算された差の差 を計算するステップと、

前記コントローラにおいて、計算された差と、差の計算 された差とに基づいて圧縮フォーマットを決定するステ ップと、

が記コントローラにおいて前記計算された差と前記差の前記計算された差とを決定された圧縮フォーマットにフォーマット化することにより前記新しいピクセルデータを圧縮するステップと、

圧縮された新しいピクセルデータを前記コントローラから前記メモリへ送信するステップと、

前記圧縮された新しいピクセルデータを前記メモリ内で 伸長するステップとを含む、請求項44に記載の方法。

【請求項50】 前記コントローラにおいて複数の新しいピクセルのための新しいピクセルデータを計算する前記ステップは、差の値を、これらが計算された元のデー

30

タの幅に符号拡張するステップを含み、前記新しいピクセルデータは前記新しいピクセルデータにより表わされる新しいピクセルの各々に対する1組の新しいピクセル成分を含む、請求項49に記載の方法。

【請求項51】 前記圧縮された新しいピクセルデータ を前記メモリ内で伸長する前記ステップは、

複数のデータフォーマットから前記計算された差と前記 差の計算された差とを抽出するステップと、

抽出された差および差の差を、対応する古いピクセル成 分に対応するデータ幅に符号拡張するステップと、

符号拡張された差および差の差をストアされた古いピク セル成分に加算することによって新しいピクセル成分を 再生するステップと、

前記新しいピクセルデータをフォーマット化するステップとを含む、請求項49に記載の方法。

【請求項52】 アクセスされたピクセルデータのいく つかをビデオ出力回路への送信のためにフォーマット化 し、かつそのようにフォーマット化されたデータを前記 レンダリングバスを介して送信する前記ステップは、 ピクセルデータを含むメモリのキャッシュラインから複 20 数のウインドウ識別ピクセル成分を抽出するステップ

ウインドウ識別フィールドが抽出された各ピクセルに対して、色データのどの部分とオーバレイデータのどの部分とを前記コントローラに送信するかを決定するステップと、

抽出された複数のウインドウ識別ピクセル成分、色データの決定された部分およびオーバレイデータの決定された部分を前記コントローラに送信するステップとを含む、請求項44に記載の方法。

【請求項53】 前記処理されたデータをフォーマット 化する前記ステップは、

少なくとも1つの算術論理演算装置から複数のピクセル 成分を受信するステップと、

前記複数のピクセル成分をピクセルデータの群にパック するステップと、

前記ピクセルデータの群を1ブロックのピクセルデータ に組立てるステップとを含む、請求項44に記載の方 法。

【発明の詳細な説明】

[0001]

と、

【発明の分野】開示される発明は一般的にコンピュータシステムに関する。より特定的には、この発明はダイナミックランダムアクセスメモリ(DRAM)フレームバッファ装置と、その装置に基づく、増速された二次元および三次元グラフィックスレンダリングオペレーションを実行するためのアーキテクチャを提供するシステムとに関する。

[0002]

【背景】デュアルピクセル3DRAMチップおよびグラフィ 50

ックス処理システムは、高性能で高容量のフレームバッファを実現するのに用いられる。開示されるデュアルピクセル3DRAMチップおよびデュアルピクセル3DRAMチップに基づくグラフィックス処理システムのある局面は、1996年8月6日にデーリング(Deering)他に発行された米国特許第5,544,306号に開示されており、この特許はここに完全に提示されているかのごとくにその全体においてこの開示に引用により援用される。

12

【0003】開示される発明は外部DRAMフレームバッファの使用に替るものを提示する。短期間の性能上の目的を満たすためには、組込みDRAMをフレームバッファメモリに用いたくなる。なぜなら、かなりの量の論理を実現するための表面積を残しつつ、ダイ上に4から8メガビットを組込むことが可能だろうからである。しかしながら、同じ時間フレームにおいて、グラフィックス指向の計算機プロダクトはフレームバッファメモリの10から80メガビットを要する。このため、グラフィックス処理計算機システムの要件を満たすようなフレームバッファを実現するためには、2個から10個の組込みDRAM装置が必要となるであろう。そのようなフレームバッファのフィル速度は非常に高速だろうが、計算機市場の大部分にとってはそのコストは高すぎるであろう。

【0004】二次元および三次元グラフィックイメージを処理する上で、フィル速度と一致させるためテクスチャマッピングを増速させなければならない。しかしながら、上述の分散されたフレームバッファではこれを効率よく行なうことが難しくなる。テクスチャデータを分配する最も簡単なやり方は、各装置がすべてのものの複製を持つことだが、この方法は非常に効率の悪い組込みDRAMビットの用い方である。別のアプローチでは、データが複製されない態様でテクスチャデータをフレームバッファを含む装置の間で分配する。この選択肢では、組込みDRAMビットが有効に用いられるが、装置間での大量のテクスチャデータのルーティングも必要となる。

【0005】組込みDRAMを用いて単一の装置上でテクスチャキャッシュを実現する方がより実用的であるかもしれない。テクスチャデータはシステムメモリからページインしなければならないが、これはテクスチャデータが圧縮されている方がより効率よく働くであろう。

【0006】組込みDRAMは、セットアップユニットとラスタライザとの間の単純なFIFOを実現するのに用いることもできる。このFIFOにより、大きな三角形がレンダリングされる間、ジオメトリおよびセットアップ処理を続けることが可能となる。これはまた、システムメモリからのテクスチャデータのページングおよび伸長のレイテンシを緩和するのに用いることもできる。

【0007】Talisman、Pixel FlowまたはOak's WARP5 などの領域ベースのレンダリングアーキテクチャでは、レンダリングコントローラ上でフレームバッファの小さな部分をレンダリングし、次に最終の色値を外部DRAMに

転送する。コントローラはさらに次の領域をレンダリングし、さらにその次の領域へと、フレーム全体にわたってレンダリングし続ける。

【0008】隠面消去およびアンチエイリアシングに用いられる帯域幅のすべてがレンダリングコントローラに完全に残るため、フィル速度は外部帯域幅により制限されない。隠面消去およびアンチエイリアシングに用いられる記憶域のすべてはフレームバッファの小さい部分に対してのみ実現されるだけでよく、したがってレンダリングコントローラ上に置いておくことができる。

【0009】領域ベースのレンダリングの大きな欠点は、レンダリングを開始できるようになるまでに、各フレームごとにすべてのジオメトリを領域に分類してどこかにストアする必要があることである。この要件のため、一般的にフレームごとにレンダリングできるジオメトリの量に上限が課せられる。この制限は数多くの応用において許容できないものである。いくつかの領域ベースのレンダリングアーキテクチャは、大量のジオメトリを与えられた際にも外部DRAMから、および外部DRAMへ領域のためのデプス値および色値を書込むことによりある程度正確に機能できる。しかしながら、こうした実装では領域ベースのレンダリングの欠点のすべてが保たれたまま利点のすべてが損われる。

【0010】機械設計CADおよび他のコンテンツ作成応用ではジオメトリの複雑さに対する制限は許容できない。このような応用ではジオメトリの複雑さをフレーム速度とスムーズにトレードオフする能力が必要となる。このように、組込みDRAMのアプローチも領域ベースのレンダリングのアプローチも、現在のグラフィックス処理応用の性能の要求および実際のコスト制約を満たす十分30な解決策を提供するものではない。

【0011】フレームバッファ設計に関する別の懸念は、シングルポートのフレームバッファメモリとデュアルポートのフレームバッファメモリとの性能トレードオフである。デュアルポートフレームバッファは専用ディスプレイポートを有しており、これによりレンダリングポートがより長い時間をレンダリングに費やすことができる。典型的に、ビデオランダムアクセスメモリ(VRAM)チップを含むデュアルポートフレームバッファは、そのビデオバッファがかなり大きいため、そのフィル速度の約1%から2%しかビデオ転送オペレーションのために失わない。FBRAMチップ(3D-RAM™チップとも称される)を含むフレームバッファは、ビデオバッファがより小さいため、そのフィル速度の約5%から10%だけビデオ転送オペレーションのため失う。

【0012】シングルポートメモリは、ポートが高速双方向送受信をサポートするのでない限り、表示するためにピクセルデータを読出している際にはレンダリングすることができない。双方のレンダリングポート帯域幅が同じであるものとしてシングルポートメモリとデュアル 50

ポートメモリとを比較すると、デュアルポートメモリの方がフィル速度がより速く、コストもより高い。シングルポートの帯域幅がデュアルポートの帯域幅の合計に等しいものとしてシングルポートメモリとデュアルポートメモリとを比較すると、シングルポートメモリの方がより効率がよいため、おそらくシングルポートメモリのフィル速度の方がデュアルポートメモリよりも高速であろう。すなわち、高帯域幅入力/出力(1/0)能力の出現により現在、帯域幅の制限が緩和されつつある限りにおいて、シングルポートメモリアーキテクチャの方がより効率のよいフレームバッファ性能を期待できる。

【0013】デュアルポートメモリではフレームバッファへのピクセルのフローがより滑らかである。シングルポートメモリはディスプレイデータのバーストを読出している間は定期的にレンダリングに利用できなくなる。レンダリングコントローラはシングルポートメモリとインターフェイスする際にはピクセルフローを滑らかにするのにより大きなピクセルFIFOを必要とする。より低コストのシステムでは、そのようなディスプレイバーストの間、レンダラーはアイドル状態となるかもしれない。

【0014】シングルポートメモリは、ダイ面積、ピン、パッケージング、テストおよび電力消費が小さいため費用がより安い。シングルポートメモリは同じ大きさのデュアルポートメモリと比べて、ビット当りの記憶コストがかなり低い。ビット当りのコストが低ければ、表示できないデータをフレームバッファにストアしてもそれほど問題にならない。

【0015】デュアルポートメモリはディスプレイ帯域幅が固定されている。必要となるディスプレイ帯域幅がより低ければ帯域幅は無駄になる。必要とされるディスプレイ帯域幅がより高ければ、そのメモリはそのディスプレイ要件に適していないことになる。シングルポートメモリには、レンダリング帯域幅とディスプレイ帯域幅とをトレードオフする柔軟性がある。緊急時には、シングルポートメモリは実際に非常に高いディスプレイ帯域幅を提供することができる。

【0016】デュアルポートメモリの専用ディスプレイポートは水平および垂直帰線消去期間の間は用いられないが、このことはディスプレイポートが約20パーセントの間はアイドル状態であることを意味する。

【0017】デュアルポートメモリでは、スクリーンへのピクセルおよびブロックのマッピングを固定することが要求される。比較して、シングルポートメモリではかなりの柔軟性を持ってピクセルおよびブロックをスクリーンへマッピングできる。

【0018】デュアルポートフレームバッファメモリは、レンダリングポートおよびディスプレイポートが異なるチップに接続されている場合にしか意味をなさない。両方のポートが同じチップに接続されている場合には、帯域幅の等しいシングルポートメモリの方が上に挙

30

げた理由からより有効であろう。

【0019】シングルポートメモリでは、フレームバッ ファのビット当りの記憶コストがより安く、レンダリン グチップとディスプレイチップとを単一の装置に合併さ せることができるため、より低コストのシステムを製造 できる。

【0020】このように、シングルポートメモリではデ ュアルポートメモリで設計できるものより低コストで低 価格帯のシステムを設計することが可能になる。ビット 当りの記憶コストはシングルポートメモリではかなり低 10 いので高解像度/高ピクセルデプス設計において材料コ ストはかなり低くなる。シングルポートメモリはより柔 軟であるため、より広範囲のプロダクト能力を提供する 設計をもたらす。

[0021]

【発明の概要】この発明は、コンピュータグラフィック スシステムにおいて二次元および三次元イメージの増速 されたレンダリングをもたらすシングルポートフレーム バッファアクセスメモリ(デュアルピクセル3DRAM)チッ プに向けられる。

【0022】デュアルピクセル3DRAMチップは、レンダ リングバスを介してレンダリングコントローラによりア クセスされるシングルポートの高速メモリを特徴とす る。デュアルピクセル3DRAMチップは、DRAMアレイ、SR AMピクセルバッファ、少なくとも1つのピクセル算術論 理演算装置(ALU)およびグローバルバスを含む。また、 デュアルピクセル3DRAMチップはいくつかのデータバス およびデータフォーマッタを含み、これらはグラフィッ クスデータがデュアルピクセル3DRAMチップ内で処理さ れたり、更新されたり、そのチップから送信されたり、 そのチップ内にストアされたりする際にそのグラフィッ クスデータを割振り、フォーマット化する。

【0023】この発明の第1の局面において、デュアル ピクセル 3 DRAMチップは、8 ビットピクセルから最大5 12ビットピクセルまでの範囲のさまざまなピクセルサ イズおよびフォーマットを処理するよう設定可能であ る。デュアルピクセル 3 DRAMチップはこれらの能力を実 現するため、新規のプロトコルおよびデータパッキング 方式を特徴とする。

【0024】この発明の別の局面において、デュアルピ 40 クセル3DRAMチップは、チップ上での2サイクルおよび 3 サイクルのピクセルALUオペレーションの両方を可能 にする、レンダリングバスを介する可変入力および出力 データレートをサポートする。

【0025】この発明の別の局面において、デュアルピ クセル3DRAMチップは同時にオペレーションごとに2つ の別個のピクセルまたはサンプルを処理する。

【0026】この発明の別の局面において、デュアルピ クセル3DRAMチップは、チップとレンダリングコントロ ーラとの間でより高速のフィル速度およびスループット 50 を可能にするデータ圧縮能力を特徴とする。

【0027】この発明の別の局面において、デュアルピ クセル3DRAMチップは、アンチエイリアシングされたポ リゴンをレンダリングするため新規のデルタ2アルゴリ ズムを用いるマルチサンプリング方式を用いる。

16

【0028】この発明の別の局面において、デュアルピ クセル 3 DRAMチップは、レンダリングコントローラとチ ップとの間のアドレスおよび制御バス上の帯域幅要件を 最小にするためチップ上にDRAMバンクおよびコラムアド レスを保持するための新規の方式を用いる。

【0029】この発明の別の局面において、デュアルピ クセル 3 DRAMチップは、帯域幅のバランスを取りチップ のオペレーション効率を最適化するような、チップ内部 のデータバスの幅とデータ転送速度との関係を含む。

【0030】この発明の別の局面において、デュアルピ クセル3DRAMチップは多倍精度ピクセルブレンドオペレ ーションを行ない、どんなビット幅の入力もブレンドさ れるようにする。

【0031】この発明の別の局面において、デュアルピ クセル3DRAMチップはアドレスおよび制御情報を3つの 別個の組の信号に分割し、3つの別個の組の信号は同時 に送信されてチップ上でのDRAMバンクオペレーション、 グローバルバスオペレーションおよびピクセルALUオペ レーションを制御する。

【0032】この発明の別の局面において、デュアルピ クセル3DRAMチップは、DRAMバンクコラムデコーダとセ ンスアンプとの間の複数のバスに書込み、この結果フレ ームバッファのクリア速度を4倍以上に増大させるFlas h Line(フラッシュライン)オペレーションを特徴とす る。

【0033】この発明の別の局面において、デュアルピ クセル3DRAMチップは、DRAMアレイとSRAMピクセルバッ ファとの間の双方向グローバルバスにより、異なるレベ ルのキャッシュ間でのデータの同時転送を可能にする、 新規のオペレーションであるChange Cache Line(キャッ シュライン変更)を特徴とする。

【0034】この発明の別の局面において、デュアルピ クセル3DRAMチップは、ページプリチャージオペレーシ ョンとページバンクアクセスオペレーションとを1つの オペレーションに組合せた、Change Page bank(ページ バンク変更)オペレーションを特徴とする。

【0035】この発明の別の局面において、デュアルピ クセル3DRAMチップは、ある特定のレジスタのデータま たは内容がチップ上のある特定のバスを介してブロード キャストされるピクセルALUオペレーションを特徴とす

【0036】この発明の別の局面において、デュアルピ クセル3DRAMチップは、SRAMピクセルバッファからシン グルでも、デュアルピクセルフォーマットでも、ピクセ ルデータを読出すための革新的な手段を特徴とする。

【0037】オペレーション、構造、部品の組立および 組合せのさまざまな新規の詳細を含むこの発明の上述お よび他の特徴を以下に添付の図面に関連してより特定的 に説明する。この発明の特定の実施例はここに例示とし てのみ開示されており、クレームされる発明に限定を課 するものではないことが理解されるであろう。この発明 の原理および特徴はこの発明の範囲から逸脱することな く数多くのさまざまな実施例において用いられ得る。

[0038]

【詳細な説明】以下に、現在発明者により企図されるこの発明を実施するためのベストモードに基づいてこの発明を詳細に説明する。以下、図面の簡単な説明において説明される添付の図面を参照するが、図面すべてを通じて要素に一貫した番号を振っている。この開示を通じて、当業者には既知のVerilogハードウェア記述言語

(VHDL) 構文法で表現されるデュアルピクセル3DR AMチップのさまざまな機能的な側面を記述する。

【0039】目次

- 1.0 アーキテクチャ
- 1.1 ピクセルALU
- 1.1.1 ROP/ブレンドユニット
- 1.1.2 デプスユニット
- 1.1.3 ステンシルユニット
- 1.1.4 ウィンドウIDユニット
- 1.2 SRAMピクセルバッファ
- 1.3 メモリ構成
- 1.4 ピン構成
- 1.5 プロトコル
- 1.5.1 DRAMバンクオペレーション
- 1.5.2 グローバルバスオペレーション
- 1.5.3 ピクセルALUオペレーション
- 1.6 オペレーションタイミング
- 1.7 レジスタ
- 1.7.1 識別
- 1.7.2 FeatureEnable
- 1.7.3 PixelConfig
- 1.7.4 StencilDepthConfig
- 1, 7, 5 ColorOP[0]
- 1.7.6 Color0P[1]
- 1.7.7 ConstantColor
- 1.7.8 Byte Mask[1:0]
- 1.7.9 Plane Mask[7:0]
- 1.7.10 ColorWIDLUT[3:0]
- 1.7.11 OverlayWIDLUT[3:0]
- 1.7.12 DisplayConfig
- 1.8 高速領域クリア
- 2.0 データルーティング
- 2.1 入力データフォーマッタ
- 2.1.1 ピクセル圧縮
- 2.1.2 入力データフォーマット

2.1.3 アキュムレータ

2.1.4 最終フォーマッティング

2.2 出力データフォーマッタ

2.2.1 RDAT、 RPIX (8ビット、16ビット、32 ビットピクセル)オペレーション

- 2.2.2 RPIX (64ビットピクセル)オペレーション
- 2.2.3 RPIX (96ビットピクセル)オペレーション
- 2.2.4 RPIX (128ビットピクセル)オペレーション
- 10 2.3 SRAMからピクセルALUへのルーティング
 - 2.3.1 8ビット、16ビットおよび32ビットピク セルのSRAM編成
 - 2.3.2 64ビットピクセルのSRAM編成
 - 2.3.3 96ビットピクセルのSRAM編成
 - 2.3.4 128ビットピクセルのSRAM編成
 - 2.3.5 UnpackColors
 - 2.3.6 UnpackDepths
 - 2.3.7 UnpackExtras
 - 2.3.8 UnpackAlpha, UnpackRed, UnpackGreen, Unp
- 20 ackBlue
 - 2.3.9 UnpackDepth
 - 2.3.10 UnpackStencil
 - 2.3.11 UnpackWid
 - 2.3.12 SramToPaluData
 - 2.4 ピクセルALUからSRAMへのデータルーティング
 - 2.4.1 PackColor
 - 2.4.2 PackDepth
 - 2.4.3 PackExtra
 - 2.4.4 PaluToSramData
- 30 2.5 ピクセルALUからSRAMへのマスク生成
 - 2.5.1 WriteEnableMask
 - 2.5.2 ピクセルアドレスマスク
 - 2.5.3 MaskDepth
 - 2.5.4 EnableMask
 - 2.5.5 SelectPlaneMask
 - 2.5.6 ピクセルALUからSRAMへのマスク
 - 3.0 ピクセルフォーマット
 - 3.1 8ビットピクセルフォーマット
 - 3.2 16ビットピクセルフォーマット
- 40 3.3 32ビットピクセルフォーマット
 - 3.4 6 4 ビットピクセルフォーマット
 - 3.4 6 4 C 9 F C 9 E N D X 4 9 F
 - 3.5 96ビットピクセルフォーマット
 - 3.6 128ビットピクセルフォーマット
 - 3.7 マルチ・サンプル・ポリゴン・アンチエイリアシン グ
 - 3.7.1 累算バッファ
 - 3.7.2 Aバッファ
 - 3.7.3 マルチサンプル
 - 3.7.3.1 サンプルあたり色のみ
- 50 3.7.3.2 サンプルあたり色およびデプス

3.7.4 サンプルあたり色およびデプスの速度改良 3.8 256ビットピクセルフォーマット (4×マルチサンプル)

4.0 双方向I/0

1.0 アーキテクチャ

図1は、計算機システムにおいて動作するグラフィック スサブシステム100を図示する。グラフィックスサブ システム100は、ビデオディスプレイフレームバッフ 10 ァとも呼ばれる。グラフィックスサブシステム100 は、レンダリングコントローラ102、その中でグラフ イックスサブシステム100が動作する計算機システム へのインタフェース104、ビデオ出力回路106、レ ンダリングコントローラ102からビデオ出力回路10 6へ延びるビデオ出力チャネル108、ここに開示する 1つまたは2つ以上のデュアルピクセル3DRAMチップ1 10、1つまたは2つ以上のレンダリングバス112、 および1つまたは2つ以上のアドレスおよび制御バス1 14を含む。図1に示すように、ビデオ出力回路106 はレンダリングコントローラ102から物理的に分離さ れているが、代替的実施例は、単一のチップまたは装置 の中にレンダリングコントローラ102およびビデオ出 力回路106の両方を含む。

【0040】図1に示すグラフィックスサブシステム1 00は、レンダリングバス112とアドレスおよび制御 バス114との2つの別個の対に接続される4つのデュ アルピクセル3DRAMチップの組110a~dおよび11 Oe~hの2組を含む。ここでの構成では、レンダリン グバス112とアドレスおよび制御バス114との対に 30 接続できるデュアルピクセル3DRAMチップ1110の最大 数は4つである。しかし、図1の省略記号(...)によ って示されるように、グラフィックスサブシステムにお いて使用されるレンダリングコントローラ102とデュ アルピクセル3DRAMチップ110との間のレンダリング バスと制御バスとの対の数に制限はない。グラフィック スサブシステム100は、処理されるピクセルデータに 依存して、シングル・バッファまたはダブル・バッファ のいずれかであり、色バッファAおよびBならびに単一 の Z バッファを含む。グラフィックスサブシステム 10 40 0は、8ビット/ピクセルから最大512ビット/ピクセ ルまでの範囲のさまざまな異なったピクセルフォーマッ トをサポートする能力を特徴とし、これによって、多数 のフレームバッファ100の寸法に対応する。

【0041】レンダリングコントローラ102は、アドレスおよび制御バス114を通じてデュアルピクセル3DRAMチップ110a~hのための制御情報を転送する。レンダリングコントローラ102は、レンダリングバス112を通じてデュアルピクセル3DRAMチップ110からのピ 50のおよびデュアルピクセル3DRAMチップ110からのピ 50

クセルデータアクセスを行なう。レンダリングコントローラ102は、ピクセルアクセスのシーケンスをレンダリングオペレーションのシーケンスへ変換する。レンダリングバス112は、近年グラフィックス処理分野に出現したRDRAM[™] およびSLDRAMなどの高帯域通信アーキテクチャをサポートする。

20

【0042】レンダリングコントローラ102は、レンダリングバス112を通じてピクセルデータをデュアルピクセル3DRAMチップ110a~hに書込み、デュアルピクセル3DRAMチップ110a~hは、レンダリングバス112を通じてレンダリングコントローラ102な、新されたピクセルデータを転送する。レンダリングコントローラ102は、別個のアドレスおよび制御バス114を通じてフレームバッファ制御信号およびフレームバッファコマンドをデュアルピクセル3DRAMチップ110a~hへ転送する。フレームバッファコマンドおよびフレームバッファ制御信号は、デュアルピクセル3DRAMチップ110a~hの内部オペレーションを調整する。

【0043】デュアルピクセル3DRAMチップ110は、 ピンの数を最小限に留めつつ、レンダリングコントロー ラ102とデュアルピクセル3DRAMチップ110a~h との間で、制御情報を受信し、グラフィックスデータを 送受信するため、高帯域入/出力(I/0)技術をサポート する。一実施例については、レンダリングバス102 は、データおよび制御I/O用のRambus Direct RDRAM" 仕 様に準拠し、1.8ギガビット/秒でピクセルデータを 転送する18ビット双方向データバスと800メガビッ ト/秒で情報を転送する単方向アドレスおよび制御バス とを有する。他実施例については、レンダリングバス1 02は、公式にはSyncLinkとして知られるオープンIEEE およびJEDEC規格、SLDRAMに準拠する。以下に挙げる刊 行物は、このような高帯域I/0アーキテクチャを詳細に 説明しており、その全体としてここに引用により援用さ れる。援用される文献は、ピーター・ギリンガム(Pete rGillingham) による『SLDRAMのアーキテクチャおよび 機能の概要』("SLDRAM Architectural and Functiona l Overview")、MOSAIDテクノロジーズ(MOSAID Techn ologies, Inc.)、1997年8月29日; IEEEコンピ ュータ学会マイクロプロセッサおよびマイクロコンピュ 一夕規格小委員会後援の『高速メモリインタフェース

(SyncLink) 規格草案』("Draft Standard For A High-Speed MemoryInterface (SyncLink)")、草案 (Draft) 0.99 IEEE p1596.7-199X、1996年;『400Mb/s/ピンSLDRAM"4M×18SLDRAMパイプライン方式8バンク2.5V動作』("400Mb/s/pin SLDRAM"4M×18 SLDRAM pipelined, eightbank, 2.5V operatI/0n")、Draft/Advance SLD4M18DR400 4 MEG×18 SLDRAM、SLDRAM協会発行、1997年9月22日である。もちろん、異なったI/Oアーキテクチャをサポートするためデュアルピクセル3DRAMチップ110の他実施例も

可能である。

【0044】図2は、一実施例のデュアルピクセル3DR AMチップ110を示す。デュアルピクセル3DRAMチップ110は、図1のデュアルピクセル3DRAMチップ110a~hの各々と実質的に同様である。デュアルピクセル3DRAMチップ110は、DRAMアレイ116、SRAMピクセルバッファ118、2つのピクセル算術論理演算装置

(ALU) 120および121、ならびに図示される実施例においては別個のグローバル書込バス123およびグローバル読出バス125それぞれを含むグローバルバス 10122を含む。デュアルピクセル3DRAMチップ110はまた、グラフィックスデータが処理されデュアルピクセル3DRAMチップ110内にストアされるのに伴い、グラフィックスデータを割振りフォーマット化するデータフォーマッタといくつかのデータバスとを含む。

【0045】グラフィックスデータは、レンダリングバス112を通じてデュアルピクセル3DRAMチップ110へ入りかつそこから出る。デュアルピクセル3DRAMチップ110へ送信されるグラフィックスデータは、入/出力バス(I/Oバス)124により受信される。入力グラフィックスデータは、入力データデマルチプレクサ126によりデマルチプレクスされ、入力データバス128を通じて入力データフォーマッタ130へ転送され、そこでデータはフォーマット化され、次にフォーマット化されたデータは、それぞれ処理のためにピクセルALU120および121へと入力データバス129および131を通じて送信される。

【0046】デュアルピクセル3DRAMチップ110からレンダリングバス112へ送信されるグラフィックスデータは、SRAM出力データバス132を通じてSRAMピクセ 30ルバッファ118から送られる。レンダリングバス112上で受信されるまでに、グラフィックスデータは出力データフォーマッタ134によりフォーマット化され、出力データバス135を通じて送信され、出力データマルチプレクサ136によりマルチプレクスされ、チップ110からI/0バス124を通じて転送される。

【0047】データは、2つの別個のデータバス138 および139を通じて、ピクセルALU120および12 1とSRAMピクセルバッファ118との間で割振られる。 ピクセルALU120および121からSRAMピクセルバッ ファ118へと送信されるグラフィックスデータは、そ の途上、ピクセルALUからSRAMへのフォーマッタ140 によりフォーマット化され、次にデータバス141を通 じてSRAMピクセルバッファ118へと割振られる。

【0048】SRAMピクセルバッファ118からピクセルALU120および121へと送信されるグラフィックスデータは、SRAM出力データバス132を通じてSRAMからピクセルALUへのフォーマッタ144へ割振られ、そしてフォーマット化されたデータはSRAMピクセルバッファデータバス142および143を通じてピクセルALU1

20および121へ送信される。

【0049】チップ110上で行なわれるオペレーショ ンを方向づけるために使用されるアドレスおよび制御情 報は、アドレスおよび制御バス114を通じてデュアル ピクセル3DRAMチップ110へ送信される。情報は、ア ドレスおよび制御入力バス146で受信され、アドレス および制御デマルチプレクサ148によりデマルチプレ クスされ、アドレスおよび制御バス150に沿ってデコ ーダ151へと送信される。デコーダ151は、デマル チプレクスされたアドレスおよび制御情報を受信し、こ れをデコードし、次にデコードされた情報はピクセルAL Uオペレーションチャネル152を通じてピクセルALU1 20および121ならびにSRAMピクセルバッファ118 へ送信され、グローバルバスオペレーションチャネル1 54を通じて、SRAMピクセルバッファ118、パイプラ インレジスタ127および137ならびにDRAMアレイ1 16へと送信され、そして、バンクオペレーションチャ ネル156を通じてDRAMアレイ116へ送信される。

【0050】図3は、RAMBUS^M または(以前にはSyncLinkとして知られていた)SLDRAM入力/出力インタフェース仕様のいずれかで動作するよう構成されるデュアルピクセル3DRAMチップ110の一実施例のダイサイズのフロアプランを示す。図2の機能ブロック図とは異なり、図3のデュアルピクセル3DRAMチップ110のレイアウトは、図2に示す機能的要素のいくつかがデュアルピクセル3DRAMチップ110の特定の実施例においてどのように物理的に実現され得るのかを示す。

【0051】たとえば、デュアルピクセル3DRAMチップ110のこの物理的実現例は、チップ110の4つの角に位置する4つのセクション116a~d~物理的に分離されたDRAMアレイ116を特徴とする。この物理的な分離にもかかわらず、DRAMアレイ116は図2に示すように1つの機能的単位として動作する。図3のDRAMアレイ116は、図3の4つのセクション116a~dの各々の中のA~Hとラベリングされる8つのインターリーブされたモジュラーDRAMバンク158を含む。DRAMアレイ116と同様、8つのDRAMバンク158A~Hはチップ110の4つの角に物理的に配置されるが、これらは、(32個ではなく)8個の機能単位として動作する。

【0052】デュアルピクセル3DRAMチップ110の全体としてのDRAM容量は、特定のチップ110の構成において使用されるモジュラーDRAMバンク158の数に依存して幅がある。各DRAMバンク158は、センス増幅器160を含む1組のラインバッファを含む。図22および図23を参照されたい。(「ラインバッファ」および「センス増幅器」または「センスアンプ」という語は、ここでは交換可能なものとして使用され、いずれも要素160を指す。)各DRAMバンク158は、DRAMビットのいくつかのライン164を含む複数のDRAMページ162

を含む。

【0053】デュアルピクセル3DRAMチップ110の一 実施例は、10個のインターリーブされたDRAMバンク1 58を含む全部で40メガビットのDRAMアレイ116を 有し、各バンク158は512個のページ162を含 み、各ページ162は8個の1024ビットライン16 4を含む。この実施例においては、各DRAMバンク158 の構造は一定して4メガビットDRAMである(1024ビット/ライン*8ライン/ページ*512ページ/バンク= 4194304ビット/バンク=4メガビット/バンク つ)。デュアルピクセル3DRAMチップ110内のインターリーブされたDRAMバンク158の数を変えることによって、チップの内部アーキテクチャを変更することができる。

【0054】ラインバッファ160はセンス増幅器を含み、DRAMバンク158内にストアされたピクセルデータにアクセスするとき、キャッシュラインの第2のレベルとして働く。(キャッシュラインの第1のレベルは、SR AMピクセルバッファ118内のメモリのラインである。)ラインバッファ160はDRAMバンク158へと直 20接マッピングされる。一実施例においては、各ラインバッファ160が、対応するDRAMバンク158のページの1つをマッピングする。一実施例においては、ラインバッファのエントリは1024ビットのライン一つを含む。

【0055】再び図2を参照し、ピクセルバッファ118は高速マルチポートスタティックRAM(SRAM)構成要素である。データは、グローバルバス122を通じて、SRAMピクセルバッファ118とDRAMアレイ116との間を転送される。図示される実施例においては、グローバ 30ルバス122は2つの単方向バス、グローバル書込バス123とグローバル読出バス125とを含む。

【0056】SRAMピクセルバッファ118は、ピクセルALUデータバス138を通じてピクセルALUからSRAMへのフォーマッタ140によりフォーマット化されたデータを、読出す。SRAMピクセルバッファ118は、SRAM出力データバス132を通じて、出力データフォーマッタ134およびSRAMからピクセルALUへのフォーマッタ144の両方にデータを書込む。出力データフォーマッタ134は、SRAMピクセルバッファ118からデータフィー40ルドをアンパックし、レンダリングバス112を通じて送信されるディスプレイ出力用にフィールドのいくつかを再パックする。SRAMからピクセルALUへのフォーマッタ144はまた、ピクセルALU120および121が使用するようデータフィールドをアンパックする。

【0057】一実施例においては、グローバル書込バス 123およびグローバル読出バス125は各々、SRAMピ クセルバッファ118とDRAMアレイ116との間で10 24ビットを搬送し、一方、ピクセルALUデータバス1 38および139ならびにSRAM出力データバス132は 50 各々256ビット幅である。

【0058】一実施例においては、SRAMピクセルバッファ118は、8本のキャッシュラインを有し、各キャッシュラインはメモリ1024ビット(1キロビット)を含む。8キロビットSRAMピクセルバッファ118は8つの1キロビットキャッシュラインに編成される。他実施例においては、SRAMピクセルバッファ118は16本の1キロビットキャッシュラインに編成される。

24

【0059】グローバルバス122は、SRAMピクセルバ ッファ118とDRAMアレイ116のセンスアンプ160 との間での通信を可能にする。好ましい実施例において は、グローバルバス122は1024ビット10ナノ秒 デュアルバス123および125を含む。グローバル読 出バス125は、読出パイプラインレジスタ127を通 じてセンスアンプ160からSRAMピクセルバッファ11 8ヘデータを転送し、グローバル書込バス123は、デ ータ書込パイプラインレジスタ137を通じてSRAMピク セルバッファ118からセンスアンプ160ヘピクセル データおよびマスクデータを転送する。この実施例はま た、DRAMアレイ116内のどのビットに上書きするかを 制御するため、マスク書込パイプラインレジスタ145 およびマスク書込バス147を用いる。他実施例におい ては、グローバルバス122は、グローバル読出バス1 25およびグローバル書込バス123の両方を含むが、 パイプラインレジスタ127、137および145は用 いられない。さらに他の実施例においては、グローバル バス122は、SRAMピクセルバッファ118からの読出 およびSRAMピクセルバッファ118への書込の両方のた めに交互に使用される単一の双方向バスを含む。

【0060】ピクセルALU120および121とSRAMピクセルバッファ118との間のデータ転送は、グローバルバス122を通じてのSRAMピクセルバッファ118とDRAMアレイ116との間のデータ転送とは異なる。一実施例においては、ピクセルALU120および121は、256ビット5ナノ秒のデータバス138および139を通じてデータを書込み、ピクセルALU120および121は256ビット5ナノ秒のバス142および143を通じて送信されるデータを読出す。

【0061】1.1 ピクセルALU

ピクセルALU120および121は、SRAMピクセルバッファ118へのパイプライン方式でのリード・モディファイ・ライトオペレーションを可能にする。パイプライン方式のリード・モディファイ・ライトオペレーションは、スーバッファ比較、RGBアルファラスタオペレーション、およびブレンドオペレーションを含む。好ましい実施例のSRAMピクセルバッファ118のマルチポート性により、グローバルバス122を通じてのDRAMアレイ116のラインバッファ160とSRAMピクセルバッファ118との間での全キャッシュラインの並列転送が可能になる。

【0062】図2および図3に図示するように、デュア ルピクセル3DRAMチップ110は、オフチップ帯域幅要 求を最小限にするための2つのオンチップピクセルALU 120および121を特徴とする。96ビットまたは1 28ビットのピクセルを更新するためには、40ビット の色情報と32ビットのデプス情報の送信が必要であ

【0063】デュアルピクセル3DRAMグラフィックスサ ブシステム100は、チップ110上のピンの数を最小 限にしつつ、レンダリングコントローラ102とデュア ルピクセル3DRAMチップ110との間でデータおよび制 御情報を送信するため、Direct RDRAM™ BY RAMBUSまた は(従前にはSyncLinkとして知られていた)SLDRAMなど の高帯域I/0技術を用いる。一実施例においては、デュ アルピクセル3DRAMグラフィックスサブシステム100 は、1.8ギガビット/秒で遷移する(すなわち立上が り端および立下がり端の両方におけるデータの遷移が4 00MHzクロックである) 18ビット半二重双方向デー タバス112、および、800メガビット/秒で遷移す るレンダリングコントローラ102からデュアルピクセ 20 ル3DRAMチップ110a~hへの8ビット単方向制御バ ス114を使用する。この実施例においては、ピクセル ALU120および121は、処理されるピクセルのフォ ーマットに依存して、200MHzまたは133MHzのいず れかで動作し、そのため、デュアルピクセル 3 DRAMチッ プ110のピンにおいて受信される狭高周波数データス トリームは、内部では4倍から6倍幅が広いデータスト リームへとデマルチプレクスされる必要がある。同様 に、デュアルピクセル3DRAMチップ110において処理 されるデータは、レンダリングバス112を通じてレン 30 ダリングコントローラ102へ送られる前にマルチプレ クスされねばならない。

【0064】図3を参照し、ピクセルALU120および 121は、デュアルピクセル3DRAMチップ110の中央 に位置づけられる。ピクセルALU120および121 は、処理要素の2つの完全な組を含み、したがって、多 くの状況下でピクセルALU120および121がオペレ ーションごとに2つのピクセルを処理することを可能に する。処理されるピクセルのフォーマットが、ピクセル ALU120および121が2つのピクセルを個別に処理 できるか、または、一度に単一のピクセルを処理するよ うそれらのリソースを組合せなければならないかどうか を決定する。処理要素の完全な組ひとつは、4つのラス タオペレーション (ROP) /ブレンドユニット166、デ プスユニット168、ステンシルユニット170および ウィンドウ識別(WID) ユニット172を含む。

【0065】図4は、処理要素を2組含むピクセルALU 120および121の一実施例を示す。処理要素の第1 の組は、第1のピクセルALU120に対応し、「0」と ラベリングされている。処理要素の第2の組は、第2の 50 ピクセルALU121に対応し、「1」とラベリングされ ている。ROP/ブレンドユニット166は、ユニット16 6を実現するため使用される回路のいくつかが共用され ることを示すため図では重なり合うように示されてい

【0066】図5はやはり処理要素の完全な組2つを含 むピクセルALU120および121の他実施例である。R OP/ブレンドユニット166は、別個のROPユニット17 4とブレンドユニット176とに分割される。この実施 例では、ROP/ブレンドユニット166の間で共有される 回路はない。この実施例は、4つの8ビットブレンドユ ニット178と4つの10ビットブレンドユニット18 0とを特徴とする。より大きなピクセルフォーマットに 対応するため、容量の異なるブレンドユニットが設けら れる。好ましい実施例では、ROP/ブレンドユニットは各 々10ビットユニットである。

【0067】図6は、ピクセルALU120および121 のいずれか一方の中の処理ユニットの完全な組を示す。 チップ110上に組合される、ピクセルALU120およ び121はこれらユニットの完全な組2つを有し、した がって、デュアルピクセル3DRAMチップ110が多くの 状況下でオペレーションごとに2つのピクセルを処理す ることができる。文字「S」は、レンダリングバス11 2を通じてピクセルALU120または121へ送信され るソースデータを示す。文字「D」は、グローバルバス 122を通じてSRAMピクセルバッファ118からピクセ ルALU120または121へ送信される行先データを示 す。文字「R」は、グローバルバス122を通じてSRAM ピクセルバッファ118へ再び送信される結果データを 示す。文字「DT」、「ST」および「WT」は、それぞれデ プスユニット168、ステンシルユニット170および ウインドウIDユニット172により行なわれるテストの 結果である。処理ユニットの完全な組は、各ピクセルの アルファ成分、赤成分、緑成分および青成分の処理のた めの4つのROP/ブレンドユニット166を含む。デュア ルピクセル3DRAMチップ110のこの実施例において は、ROP/ブレンドユニット166へのソースデータ入力 ストリームおよび行先データ入力ストリームは各々11 ビット幅である。ROP/ブレンドユニット166から出力 される結果データストリームは、10ビット幅である。 デプスユニット168については、ソースデータストリ ーム、行先データストリーム、および結果データストリ ームは32ビット幅である。ステンシルユニット170 は、行先ストリームを受信して、結果ストリームを出力 し、その両方とも8ビット幅である。ウインドウIDユニ ット172は8ビットの行先データストリームを受信す る。

【0068】1.1.1 ROP/ブレンドユニット 図7は、一実施例における1つのROP/ブレンドユニット 166をブロック図の形で示す。この実施例において

は、8個の10ビットROP/ブレンドユニット166が2 つのピクセルALU120および121の中に位置する。 8個のROP/ブレンドユニット166の各々は、機能的に 同一であり、(ソース色(Sc)、ソース係数(Sf)、行 先色 (Dc) および行先係数 (Df) 用の) 4 つの 1 1 ビッ トデータ入力と結果用の10ビットデータ出力とを有す る。各ROP/ブレンドユニット166は、(1) ROP (S c, Pc, Dc), (2) min (Sc, Dc), (3) max (Sc, D c) (4) Sc*Sf+Dc*Df, (5) Sc*Sf-Dc*Df, または(6) Dc * Df - Sc * Sf の 6 つのオペレーションの 10 うち1つを行なう。

【0069】ROPオペレーション、minオペレーション、 maxオペレーションまたは8ビットブレンドオペレーシ ョンを行なうとき、8個のROP/ブレンドユニット166* *は、すべて並列に作業できる。10ビットブレンドオペ レーションを行なうときは、必要とされる処理を行なう ためにブレンドユニット176の対を互いに組合せる必 要がある。したがってデュアルピクセル3DRAMチップ1 10により10ビットブレンドオペレーションが行なわ れるときには、1度に1つのピクセルしか処理できな い。他実施例は、8個の10ビットROP/ブレンドユニッ ト166を有し、いかなる場合にも一度に2つのピクセ ルを処理できる。

【0070】ソースプレンド係数「Sf」および行先ブレ ンド係数「Df」は、次の表1に示すようにソース色、行 先色およびパターン色から導出される。

[0071]

【表1】

21(01/2001	, ·	130 1	· <u>1</u>				
パラメータ	係數					Df	
7.77 7	71/77	赤	緑	青	<u> </u>		
GL_ZERO		(0		ж	ж	
GL_ONE	!		1		х	x	
GL_SRC_COLOR	Sa.	SR	SG	SB		х	
GL_ONE_MINUS_SRC_COLOR	1-Sa	1-Sr	1-5g	1-Sb		х	
GL_DST_COLOR	Doc	Dr	Dg	Db	x		
GL_ONE_MINUS_DST_COLOR	1-Dα	1-Dr	1-Dg	1-Db	×		
GL_SRC_ALPHA	Sα					×	
GL_ONE_MINUS_SRC_ALPHA		1-Sa			×	х	
GL_DST_ALPHA	Da			×	x		
GL_ONE_MINUS_DST_ALPHA		1-	1-Da			×	
GL_SRC_ALPHA_SATURATE	1	min	(Sα, 1-	-Dot}	×		
CL_CONSTANT_COLOR_EXT	Pa	Pr	Pg	Pb	×	ж	
CL_ONE_MINUS_CONSTANT_ COLOR_EXT	1-Ρα	1-Pr	1-Pg	1-Pb	×	х	
CL_CONSTANT_ALPHA_EXT Pa				ж	ж		
CL ONE MINUS CONSTANT ALPHA EXT		1-	Po.		ж	ж	

【0072】次に図8を参照し、ROP/ブレンドユニット 166のラスタオペレーション (ROP) 部174が、2 56個のブール演算のうち1つをソースSc入力、行先Dc 入力およびパターンPc入力に対して行なう。アドレスお よび制御バス114を通じて送信される情報によりセッ トされるROPレジスタ182が、256個のブール演算

※される場合には、ラスタオペレーションが行なわれる前 に入力ひとつがパターンレジスタ184に書込まれる。 ROP部174の1ビットスライスは、次のブール方程式 によって実現できる。

[0073]

【数1】

のうちどれを行なうかを決定する。3つの入力が必要と※ Result = (Op[0] 6 ~Dc 6 ~Sc 6 -Pc] | (Op[1] 6 Dc 6 ~Sc 6 ~Pc) 1

(Op[2] & ~Dc & ~Sc & ~Pc) | (Op[3] & Dc & ~Sc & ~Pc) | (Op[4] & -Dc & -Sc & -Pc) | (Op[5] & Dc & -Sc & -Pc) | (Op[6] & ~Dc & ~Sc & ~Pc) | (Op[7] & Dc & ~Sc & ~Pc) ;

【0074】図9から図14を参照し、ROP/ブレンドユ ニット166のブレンド部176は、処理回路または要 素すなわち、1つのディザ計算装置186、2つの乗算 50 に、8ビットブレンドユニット178を示す。オペレー

器188および190、加算器192、1つの切捨て装 置194および1つのクランプ装置196を含む。図9

ションごとに2つのピクセル(またはアンチエイリアシングを行なうときにはサンプル)をブレンドできるようにするためにはこれらのユニットが8つ必要である。

【0075】ソース色値S colorおよび行先色値D color は、それらを表わすためにいくつのビットが使用されて いるかにかかわらず、[0.0,1.0]の範囲内の値をとる。 各ビットエンコーディングはある範囲の値を表わす。た とえば、8ビット入力で14は、[14/256, 15/256) の範 囲を表わす。計算を行なうときは、範囲全体を表わすた めの一つの値が選択される。もし範囲[14/256, 15/256) を表わすために値14/256が選択されたならば、計算のエ ラーはその範囲の下端に向けて偏らされるであろう。も し、その範囲の中間点が選択されたならば、すなわち1 4.5/256が選択されたならば、計算のエラーはその範囲 に対して偏りがないようにされ、最終的な結果はより正 確になるであろう。これは乗算器への入力の最下位ビッ トに1を連結することによって達成できる。したがって 8ビットブレンドユニット178は、9ビット対9ビッ トの乗算器188および190を必要とする。

【0076】図10は、ブレンドオペレーション計算の 20間の中間値のフォーマットを示す。ディザ・オフセット値が、ピクセルのXアドレスおよびYアドレスの2つの最下位ビットに基づいて計算される。2つの積とディザオフセットとが加算される。最大で、積の値の一方の否定がとられてもよい。次に和が切捨てられ、クランプされて結果となる。

【0077】一実施例においては、図11およびここにその全体として引用により援用されるフォーリー(Foley)、ヴァンダム(vanDam)、フェイナー(Feiner)、およびヒュー(Hughes)による『コンピュータグラフィックスの原理および実際』("Computer Graphics Principles and Practice")、第2版pp. 570~571に反映されるように、4×4Bayerディザマトリクスのドット分散型組織的ディザアルゴリズムが用いられる。(-0.5,0.5)の範囲のディザ値が切捨て前に結果値をオフセットする。もちろん、当分野で公知の他のディザアルゴリズムも使用できる。

【0078】図12は10ビットブレンドユニット180を示す。オペレーションごとに1つのピクセルをブレンドできるようにするためこれらのユニット4つが必要である。一実施例においては、10ビットブレンドユニット180各々と8ビットブレンドユニット178の各対との間で可能な限り多くの論理を再使用するような態様で、10ビットブレンドユニット180が実現される。10ビットブレンドユニット180は、8ビットブレンドユニット178に関して上に説明したのと同じ理由で2つの11ビット対11ビット乗算器188および190を必要とする。

【0079】この実施例はまた、そこを通ってソース係数Sfおよび行先係数DfのデータがROP/ブレンドユニット50

166へ入力される2つの入力マルチプレクサ206および208を特徴とする。図14は、入力マルチプレクサ206および208の詳細な図である。

【0080】1.1.2 デプスユニット

図15はデプスユニット168のブロック図である。ピクセルALU120および121には2つのデプスユニット168がある。2つのデプスユニット168は、ソースデータ32ビットを行先データ32ビットと比較する。制御情報が16ビットマスクレジスタ210へ与えられ、次に、比較オペレーションの前にソースデータおよび行先データとビットごとに論理積を取られる。(1)フェール、(2)src<dest、(3)src==dest、(4)src<=dest、(5)src>dest、(6)src!=dest、(7)src>=dest、および(8)パスの8つのテストのうち1つを指定する、ファンクション/オペレーションレジスタ212内の3ビットレジスタフィールドにより、符号なし整数比較オペレーションが指定される。正のIEEEE単精度浮動小数点数であれば、符号ビットをゼロでマスクすれば、正しく比較されるであろう。

【0081】1.1.3 ステンシルユニット

図16および図17は、ステンシルユニット170のブロック図である。ピクセルALU120および121には2つのステンシルユニット170がある。2つの8ビットステンシルユニット170は各々、行先ステンシル用の8ビットデータ入力、1ビットデプステスト入力、8ビットデータ出力および1ビット比較出力を有する。符号のない整数比較オペレーションは、ファンクション/オペレーションレジスタ214内の3ビットレジスタフィールドにより指定され、(1)フェール、(2)ref < dest、(3)ref = dest、(4)ref < = dest、(5)ref > dest、(6)ref! = dest、(7)ref > = dest、および(8)パスの8つのテストのうち1つを指定する。

【0082】図17を参照し、デプステストおよびステンシルテストの状態に依存して、3つのステンシルオペレーションコードのうち1つが選択される。オペレーションコードは、どのステンシルオペレーションが行なわれるかを決定する。可能なステンシルオペレーションは、dest、0、ref、wrap(dest+1)、wrap(dest-1)、saturate(dest+1)、saturate(dest-1)、saturate(dest-1)、saturate(dest-1)

【0083】1.1.4 ウインドウIDユニット 図18は、ウインドウ識別(ID)ユニット172のブロック図である。ピクセルALU120および121には2つのウインドウIDユニット172がある。2つの8ビットウインドウID比較ユニット172は各々、行先WID用の8ビットデータ入力と1ビット比較結果出力とを有する。ウインドウIDユニット172の挙動は、マスクレジスタ216内の8ビットフィールドと基準レジスタ218内の8ビットフィールドとファンクションレジスタ220内の3ビットフィールドとによって制御される。フ

アンクションレジスタの2ビットフィールドは、(1)フ $x = \nu$, (2) ref < dest, (3) ref = = dest, (4) ref < = de st, (5) ref > dest, (6) ref! = dest, (7) ref > = dest, および(8)パスの8つのテストのうち1つを指定する。 ウインドウIDユニット172とステンシルテストユニッ ト170とは機能的に同一である。

*ユニット170およびデプスユニット168からのテス ト結果は、デュアルピクセル 3 DRAMチップ 1 1 0 内のオ ペレーションを制御するため使用される。表2は、3つ のユニットの結果に基づいて行なわれるかまたは行なわ れないアクションのリストである。

[0085]

【表2】

【0084】ウインドウIDユニット172、ステンシル* 表2 ピクセルテスト

WID TX	ステンクルテスト	デブステスト	75ション
フェール			ピクセルを書込まない
n ^e χ	フェール		ステンシルビットのみを書込む
Λ* λ	n° X	フェール	ステンシルビットのみを書込む
n* 1	1°2	n• x	ステンシルビット、デ ア゚スビット、および色ビット を書込む

【0086】1.2 SRAMピクセルバッファ図19および 図20は、SRAMピクセルバッファ118を示す。一実施 例においては、SRAMピクセルバッファ118は、8ワー ド×1024ビットのマルチポートSRAMで実現される。 グローバルバス122は、1024ビットパイプライン 20 レジスタ127を通じてDRAMアレイ116のセンスアン プ160からSRAMピクセルバッファ118ヘデータを転 送する1024ビット10ナノ秒読出バス125を含 む。グローバルバス122はまた、1024ビットパイ プラインレジスタ137を通じてSRAMピクセルバッファ 118からセンスアンプ160ヘデータを転送する10 24ビット10ナノ秒書込バス123を含む。この実施 例においては、グローバルバス122はまた、マスク書 込パイプラインレジスタ145およびマスク書込バス1 47を通じてSRAMピクセルバッファ118からセンスア 30 ンプ160ヘマスクデータ1024ビットを転送する。 【0087】SRAMピクセルバッファ118内のキャッシ ュラインは各々、バンクアドレス5ビットおよびコラム アドレス3ビットを含むタグ230と関連づけられる。 タグ230は、現在SRAMピクセルバッファ118内にス トアされているデータがやってきた位置を追跡するため

【0088】グローバルバスの読出オペレーションは、 Read Cache Line (RL:キャッシュライン読出) オペレ ーションまたはChange Cache Line (CL: キャッシュラ イン変更) オペレーションのいずれかにより開始され る。初めの10ナノ秒サイクルの間に、指定されたDRAM バンク158およびコラムからデータ読出パイプライン レジスタ127へとデータ1024ビットがコピーされ る。次の10ナノ秒サイクルの間に、データ読出パイプ ラインレジスタ127からSRAMピクセルバッファ118

に使用される。

内の指定されたラインへとデータ1024ビットがコピ **一され、そのデータが取出されたバンクおよびコラムの** アドレスがキャッシュラインのタグ230へ書込まれ る。

【0089】グローバルバスの書込オペレーションは、 Write Cache Line (WL:キャッシュライン書込) オペレ ーション、Masked Write Cache Line (ML:キャッシュ ラインのマスク書込) オペレーションまたはChange Cac he Line (CL) オペレーションにより開始される。初め の10ナノ秒サイクルの間に、SRAMピクセルバッファ11 8内の指定されたラインからデータ書込パイプラインレ ジスタ137へとデータ1024ビットがコピーされ、 プレーンマスクおよびバイトマスクレジスタからマスク データ1024ビットが発生され、マスク書込パイプラ インレジスタ147へコピーされる。もしオペレーショ ンがWLまたはMLであれば、オペレーションのバンクおよ びコラムアドレスは、バンクパイプラインレジスタ23 1およびコラムパイプラインレジスタ232ヘコピーさ れる。もしオペレーションがCLであれば、バンクパイプ ラインレジスタ231およびコラムパイプラインレジス タ232は、指定されたキャッシュラインのバンクおよ びコラムタグ230からコピーする。次の10ナノ秒サ イクルの間に、データ書込パイプラインレジスタ137 の内容は、マスク書込パイプラインレジスタ145の制 40 御下で、バンクおよびコラムパイプラインレジスタ23 1および232により指定されるDRAMバンクおよびコラ ムヘコピーされる。

【0090】上に説明した手順に対するサンプル関数は 以下のとおりである。

[0091]

【数2】

```
33
function Mask(1023:01
input [511:0] PlaneMask:
input [127:0] Bytemask;
input
               IsMasked;
integer I:
begin
      for (1 = 0; i < 1024; i = i=1) begin
           Maak[I] =
                                              (PlaneMask[19512]
                           (ilsMasked)
      ByteMask[i/8]);
      endr
end:
endfunction
```

【0092】ピクセルALU読出オペレーションは、Read Data (RDAT:データ読出)オペレーション、Read Pixel (RPIX:ピクセル読出)オペレーション、Single Pixel (SPIX:シングル・ピクセル)オペレーションおよびDu al Pixel (DPIX:デュアル・ピクセル)オペレーションにより開始される。ピクセルALUデータバス141は、256ビット幅であり5ナノ秒の速度で動作し、SRAMピクセルバッファデータバス142もまた、256ビット幅であり5ナノ秒の速度で動作する。SRAMピクセルバッファ118は、512ビットのプレーンマスク222を20含む付加的なラインを有する。MLオペレーションの間に、512ビットのプレーンマスクレジスタと128ビットのバイトマスクレジスタとが組合されて、1024ビットのマスク書込145の内容が発生され、これは同時に書込データとしてラッチされる。

【0093】読出ポートおよび書込ポートは、128ビ ットのバウンダリでアドレス指定される。256ビット データチャネル138および142は200MHzで動作 し、一方1024ビットグローバルバスチャネル122 は100MHzで動作する。好ましい実施例においては、S 30 RAMピクセルバッファ118は、8つのキャッシュライ ン224を有する。256ビットデータチャネル138 および142は、任意の128ビットバウンダリから始 めて、キャッシュライン224の連続した256ビット にアクセスすることができねばならない。図3に示すよ うに、一実施例においてこの要求は、SRAMピクセルバッ ファ118を、64ビットのデータ読出チャネル138 a~dおよびデータ書込チャネル132a~dを備える4つ の物理アレイ118a~dに分けることによって満足され る。この実施例においては、別個の読出アドレスおよび 40 書込アドレスが、4つの別個のアレイ各々に与えられ る。他実施例においては、グローバルバス122が、SR AMピクセルバッファ118とセンスアンプ160との間 での同時読出および書込オペレーションを可能にし、そ れによってダーティタグの必要性をなくしている。

【0094】他実施例においては、データがDRAMアレイ 116から転送されてから、SRAMピクセルバッファキャ ッシュライン224のどのビットがピクセルALU120 および121により更新されたかを示すため、SRAMピク セルバッファ内でダーティタグ226が使用される。図20を参照し、ダーティタグSRAM226は、16ワード×256ビットのデュアルポートSRAMで実現される。グローバルバス122は、256ビット10ナノ秒の読出/書込ポートに接続される。ピクセルALU120および121は、256個のビットごとの書込イネーブル(WE)を備えるマスクデータを256ビット5ナノ秒書込ポートに書込む。

【0095】Read Cache Line (RL) オペレーションの 間に、データのラインは、SRAMピクセルバッファ118 のデータ部に書込まれ、タグSRAM226内の対応するラ インがクリアされる。

【0096】1.3 メモリ構成

図21、図22および図23は、一実施例のDRAMアレイ116の構成を示す。DRAMアレイ116はモジュラーDR AMバンク158を含む。メモリの基本単位は、1024ビットを保持するライン164、または8キロビットを含む。一実施例においては、DRAMバンク158は512個のページ162、またはメモリ4メガビットを含む。他実施例においては、DRAMバンク158は、1024個のページ162、またはメモリ8メガビットを含む。DRAMバンク158がメモリ8メガビットを保持する実施例においては、それぞれ40メガビット、48メガビット、64メガビット、80メガビット、96メガビット、128メガビットおよび160メガビットのDRAMアレイ116をサポートするため5、6、8、10、12、16および20個の個別のDRAMバンク158が必要である。

【0097】次の表は、64/72メガビットDirect RDRAM のデータシートおよび4メガビット×18SLDRAMデータシートの両方に対するDRAMアレイ116の構成に基づく。Direct RDRAM は、DRAMコアとI/Oセクションとの間の128/144ビットインタフェースを有する。SLDRAM は、64/72ビットインタフェースを有する。デュアルピクセル3DRAM110は、1024ビットインタフェースを有する。

[0098]

【表3】

表3 DRAM 構成(装置あたり)

	32	40	64	80	128	160
	in"	3 h.	15	115	th.	15°
	t"7}	t' 71	F, 21	Ł" 7 F	t' 71	f. 21
DRAM あたりのパンク数	8	10	16	20	32	40
パンクあたりのページ数	512	512	512	512	512	512
ベージ あたりのが数	8	8	8	8	8	8
ラインあたりのピット数	1024	1024	1024	1024	1024	1024

[0099]

10【表4】 表4 DRAM パンクおよびページの可能な編成

ピット/装置	パンク/装置	ページ	t' 7h	センスアンプ	2 11
		/装置	ノベージ		キャッシュ
	10doubled	512	8K	44K	40K
40	5	1025	8K	60K	40K
<i>አ</i> ክ' ቲ' ታኑ	10	512	8K	80K	80K
	5	512	16K	BOK	80%
	20doubled	512	8K	84K	80K
	5	1024	16K	100K	80K
	10	1024	8K	120K	80K
80	20	512	8K	160K	160K
<i>タガビッ</i> ト	10	512	16K	160K	160K
	5	512	32K	160K	160K
	4	512	40K	160K	160K
160	40doubled	512	8K	164K	160K
メガ ピット	5	1024	32K	180K	160K
	10	1024	16K	200K	160K
	20	1024	8K	240K	160K
	40	512	8K	320K	320K
i	20	512	16K	320K	320K
	10	512	32K	320K	320K
	8	512	40K	320K	320K
	5	512	64K	320K	320K
	4	512	80K	320K	320K

【0100】1.4 ピン構成

※DRAM™ と互換性のあるピン構成を示す。

[0101]

デュアルピクセル3DRAMチップ110は、Direct RDRAM 【010 ■ またはSLDRAMとピン互換性がある。次の表はDirect R※30 【表5】

			ルピクセル 3DRAM ピン
信号	I/O	タイプ	記述
RQ[7:0]	I	RSL	制御およびアドレス情報
DQA[8:0]	1/0	RSL	T-9 N'IFA
DQB[8:0]	1/0	RSL	7'-9 A'11B
CEM	T	RSL	マスタからのクロック+
CFMN	I	RSL	マスタからのクロッケー
CTM	I	RSL	マスタへのクロック+
CTMN	I	RSL	マスタへのクロッケー
V _{REF}			RSL信号に対する論理しきい値基準電圧
V TERM			RSL ロードレジ スタリに対するターネネート電圧
SIO[1:0]	1/0	CMOS	シリアル入力/出力
CMD	I	смов	シリア系コマント、入力
sck	I	CMOS	シリアルクロック入力
VDP			RDRAM コ7およびインタフェースに対する電源電圧
GND			RDRAM コアおよびインタフェースに対する接地基準

【0102】1.5 プロトコル

™ は8つのピンを備え、SLDRAMは10個のピンを備え

ンタフェース技術においても使用できるよう8つのピン を必要とする。各ポートは、1つから4つのデュアルピ クセル3DRAMチップ110を制御する。

【0103】次に図24および図25を参照し、制御およびアドレス情報800メガバイト/秒が、3つのチャネルに分割される。ピクセルALUオペレーションチャネル152は、1秒あたり400メガバイトを扱い、ピクセルALU120および121、SRAMピクセルバッファ118ならびにレンダリングバス112とのインタフェースを制御する。バンクオペレーションチャネル156は、1秒あたり200メガバイトを扱い、DRAMバンク158およびページ162へのアクセスおよびプリチャージを制御する。グローバルバスオペレーションチャネル154は、1秒あたり200メガバイトを扱い、グローバルバス122を通じてのSRAMピクセルバッファ118*

* キャッシュライン224の読出および書込を制御する。各 チャネル152、154および156は、3つのチャネ ルが同時に異なるデュアルピクセル3DRAMチップ110に 対して動作できるよう、それ自身のオペレーションのフ レーム化を行ないそれ自身の装置識別情報を含む。

【 O 1 O 4 】 1.5.1 DRAMバンクオペレーション DRAMバンクオペレーションは、帯域幅 2 O O メガバイト / 秒の専用 2 ピン制御チャネル 1 5 6 を通じて送信される。DRAMバンクオペレーションは、任意のクロックの立下がり端において送信を開始できる。次の表 6 に挙げるバンクオペレーションが、一実施例において規定される。

[0105]

【表6】

表8 パンクオペレーション

0[1:0]	ニモニック	オ ペレーション	サイクル
00	IDLE	74F A	1
01	PP	Precharge page(^'-y')' "#+'y')	3
10	AP	Access Page (ページアクセス)	5
11	CE	Change Page(ページ変更)	5

【0106】図26を参照し、ビットD_{1:0} が、共通バス 114を通じて接続される4つの可能なデュアルピクセル3DRAM装置110のうち1つを選択する。ビットB_{1:0} が、単一のデュアルピクセル3DRAM装置110内の32の可能なDRAMバンク158のうち1つを選択する。ビットP_{2:0} が、DRAMバンク158内の1024個の可能なページ162のうち1つを選択する。

【0107】IDLEオペレーションは、1サイクルの間何 30 もしない。図26および図27を参照し、Precharge Pa ge (PP:ページプリチャージ) オペレーションは、装置 D_{1:0} のバンクB_{1:0} をプリチャージし、送信に3サイクル、実行に8サイクルかかる。

【0108】図26および図28を参照し、Access Pag e (AP:ページアクセス) オペレーションは、装置 $D_{1:0}$ のバンク $B_{1:0}$ のページ $P_{1:0}$ にアクセスし、送信に5サイクル、実行に8サイクルかかる。DRAMバンク158は、前もってプリチャージされていなければならない。

【0109】図26および図29を参照し、Change Pag 40 e (CP:ページ変更) オペレーションは、Access Pageオペレーションと、その後に続く同じ装置の同じバンクへのPrecharge Pageオペレーションとを組合せたものであ

る。

【0110】1.5.2 グローバルバスオペレーショングローバルバスオペレーションの転送は、帯域幅が200メガバイト/秒の専用2ピン制御チャネル154により管理される。グローバルバスオペレーションは、任意のクロックの立下がり端において送信を開始できる。グローバルバス転送には4クロック必要なので、コマンド送信にも4クロックかかり得る。

【0111】図30から図34を参照し、ビットD は、共通バス114に繋がっている4つの可能なデュアルピクセル3DRAM装置110のうち1つを選択する。ビットBeaは、装置110内の32の可能なDRAMバンク158のうち1つを選択する。ビットCan は、選択されたDRAMバンク158内の8つの可能なキャッシュラインバッファ160のうち1つを選択する。ビットLan は、SRAMピクセルバッファ118内の16の可能なキャッシュライン224のうち1つを選択する。

【0112】次の表7は、一実施例において規定される グローバルバスオペレーションのリストである。

[0113]

【表7】

表 7 グローバルバスオペレーション

0[2:0]	ニモニック	オペーレーション	サイクル
000	IDLE	74F #	1
001	-	予約済	
010	RL	Read Cache Line(キャッシュライン統出)	4
011	_	予約済	-
100	MT	Write Cache Line(キャッシュライン書込)	4
101	ML	Masked Write Cache Line (キャッシュラインのマスク書込)	4
110	FL	Flash Masked Write Cache Line (キャッシュラインのフラッシュマスク書込)	4
111	CL	Change Cache Line (キャンユライン変更)	4

【0114】図30を参照し、IDLEオペレーションは、 1サイクルの間何もしない。Read Cache Line (RL)、W rite Cache Line (WL) 、Masked Cache Line (ML) およ びChange Cache Line (CL) のコマンドはすべて、図3 1に示すように制御 (RQ) ピンにおいて同一のフォーマ 20 ットを有する。図32に、Fast Fill CacheLine (FL: キャッシュラインの高速フィル)コマンドを示す。

【0115】図33を参照し、Read Cache Line (RL) オペレーションは、装置Dio にのみ与えられ、DRAMバン ク158、Bao からパイプラインレジスタ127へキャ ッシュラインバッファ160、Cza をコピーする。次 に、SRAMピクセルバッファ118のラインLs:o ヘパイプ ラインレジスタ値を書込む。このオペレーションは、送 信に4サイクル、各データ転送を行なうのに4サイクル かかる。SRAMピクセルバッファ118内の各ラインは、 そのラインがどこから来たかを示すバンクおよびコラム タグ230を有する。バンクおよびコラムタグ230 は、SARMピクセルバッファ118への書込転送の間にRL オペレーションによってセットされる。

【0116】図34を参照し、Write Cache Line (WL) オペレーションは、装置Dia にのみ与えられ、SRAMピク セルバッファ118からパイプラインレジスタ137へ キャッシュライン224、La:a をコピーする。パイプラ インレジスタデータは、次にDRAMバンク158、B::。の コラムC2:0 ヘコピーされる。バンクおよびコラムタグ2 30は無視される。このオペレーションは、送信に4サ イクル、各データ転送を行なうのに4サイクルかかる。

【0117】図35を参照し、Masked Write Cache Lin e(ML)オペレーションは、装置Diaoにのみ与えられ、S RAMピクセルバッファ118からパイプラインレジスタ ヘキャッシュラインLz:o をコピーする。次に、パイプラ インレジスタのデータは、バンクBs: のコラムCz: ヘコ ピーされる。バンクおよびコラムタグは無視される。こ のオペレーションは、送信に4サイクル、各データ転送 を行なうのに4サイクルかかる。プレーンマスクレジス 50 する。各ピクセルALUオペレーションは、データピン (D

タおよびバイトマスクレジスタは両方とも、1024ビ ットに拡張され、キャッシュラインがセンスアンプに書 込まれるときビットごとの書込イネーブルとして使用さ れる。

【0118】図36を参照し、Flash Masked Write Cac he Line (FL:キャッシュラインのフラッシュマスク書 込) オペレーションは、パイプラインデータおよびマス クが1つのコラムにだけではなく4つのコラムに書込ま れるという点を除いてはMLと同様である。このオペレー ションは、装置Dua にのみ与えられ、SRAMからパイプラ インレジスタヘキャッシュラインLza をコピーする。次 に、パイプラインレジスタのデータは、バンクB:a のコ ラム0~3または4~7のいずれかへコピーされる。バ ンクおよびコラムタグは無視される。このオペレーショ ンは、送信に4サイクル、各データ転送を行なうのに4 サイクルかかる。プレーンマスクレジスタおよびバイト マスクレジスタは両方とも、1024ビットに拡張さ れ、キャッシュラインがセンスアンプに書込まれるとき ビットごとの書込イネーブルとして使用される。

【0119】図37を参照し、Change Cache Line(C L) オペレーションが、装置Dia にのみ与えられ、同時 にRead Cache Line (RL) オペレーションおよびWrite C ache Line (死) オペレーションを行なう。オペレーシ ョンからのバンクおよびコラムフィールドが、RLコマン ドを制御する。キャッシュライン224からのバンクお よびコラムタグ230が、WLコマンドを制御する。この オペレーションは、送信に4サイクル、各データ転送を 行なうのに4サイクルかかる。

【0120】1.5.3 ピクセルALUオペレーション ピクセルALUオペレーションは、帯域幅が400メガバ イト/秒の専用4ピン制御チャネル152を通じて送信 される。ピクセルALUオペレーションは、任意のクロッ クの立下がり端で送信を開始できる。IDLE以外のオペレ ーションは、制御ピンを介する送信に2サイクル必要と

* は、その後にIDLEサイクルが続かねばならない。次の表 8に挙げるオペレーションは、一実施例について規定さ れるピクセルALUオペレーションである。

[0121]

ペレーション * 【表8】 表8 ピクセル ALU オペレーション

		0 27 277 1110 17 17 17 17	
0 [3:0]	ニモニック	オペーション	サイクル
0000	IDLE	7 1 1	1
0001		予約済	
0010	-	予約済	2
0011	-	予約済	
0100	RREG	Read Register (以 对统出)	2
0101	-	予約済	
0110	WREG	Write Register(ビバルを込)	2
0111	BREG	Broadcast Register	2
		(レジ*スタフ*ロート*キャスト)	
1000	RDAT	Read Data(データ読出)	2
1001	-	予約済	
1010	WDAT	Write Data(テ゚ータ書込)	2
1011	BDAT	Broadcast Data	2
		(データプロードキャスト)	
1100	RPIX	Read Pixel(t'外統出)	2または3
1101	-	予約済	
1110	SPIX	Single Pixel(シングル・ピウセル)	2
1111	DPIX	Dual Pixel(f'174-t'744)	2または3
	l	Dad	

【0122】ビットOsio は、オペレーションのタイプを指定する。ビットDio は、共通バス114に繋がっている4つのデュアルピクセル3DRAM装置110のうち1つ 30を選択する。ブロードキャストオペレーションにおいては、Dio は無視される。ビットLio は、SRAMピクセルバッファ118内の8つのキャッシュライン224のうち1つを選択する。ビットPiso は、キャッシュライン224内の16個のピクセルのうち1つを選択する。Piso の解釈は、オペレーションのタイプおよび現在のピクセルのデプスに依存して幅がある。ビットRio は、レジスタのアドレスを指定するためレジスタオペレーションにより使用される。

【0123】図38を参照し、IDLEは、1サイクルの間 40 何もしない。図39を参照し、Read Data (RDAT:データ読出) オペレーションは、指定された装置110のSR AMピクセルバッファ118の指定されたライン224の指定されたピクセルから生データ64ビットを読出す。このオペレーションは、いかなるレジスタのセッティングによっても影響されない。

【0124】Write Data(WDAT: データ書込) オペレーションは、指定された装置110のSRAMピクセルバッファ118の指定されたライン224の指定されたピクセルへ生データ64ビットを書込む。バイトごとの書込イ 50

ネーブルが、ピンDQA。およびDQB。を通じて送信される。 このオペレーションはいかなるレジスタのセッティング によっても影響されない。

【0125】Broadcast Data (BDAT:データブロードキャスト)オペレーションは、すべてのデュアルピクセル3DRAM装置110のSRAMピクセルバッファ118の指定されたライン224の指定されたピクセルへ生データ64ビットをブロードキャストする。バイトごとの書込イネーブルが、ピンDQAsおよびDQBsを通じて送信される。このオペレーションはいかなるレジスタのセッティングによっても影響されない。

【 0 1 2 6 】図 4 0 を参照し、Read Register (RREG: レジスタ読出) オペレーションは、指定された装置 1 1 0 からレジスタ値を読出す。

【0127】Write Register (WREG: レジスタ書込) オペレーションは、レジスタ値を指定された装置110へ書込む。バイトごとの書込イネーブルが、ピンDQAs およびDQBs を通じて送信される。

【0128】Broadcast Register (BREG:レジスタブロードキャスト)オペレーションは、レジスタ値をすべての装置110ヘブロードキャストする。バイトごとの書込イネーブルが、ピンDQAsおよびDQBsを通じて送信される。

【0129】図41を参照し、Read Pixel (RPIX) オペレーションは、表示リフレッシュのためにパックされたピクセルを読出す。

【0130】Single Pixel(SPIX)オペレーションは、 単一のソースピクセルを既にSRAMピクセルバッファ11 8内にあるピクセルデータとマージする。

【0131】Dual Pixel (DPIX) オペレーションは、2 つの隣り合ったソースピクセルを既にSRAMピクセルバッファ118内にあるピクセルデータとマージする。

【0132】デュアルピクセル3DRAMチップ110の一 10 実施例は、ダーティタグを使用する。この実施例においては、Write Tag(WTAG:タグ書込)オペレーションは、バイトマスクデータ64ビットを128ビットのマスクに拡張し、これは指定された装置のダーティタグ226の指定されたライン224の上位半分または下位半分に書込まれる。ラインに対するダーティタグ226は、グローバルバスを通じてDRAMアレイにラインを書込むのにかかる時間の量と一致して、2サイクルで書込むことができる。

【0133】図42は、デュアルピクセル3DRAM装置1 20 10が各サイクルにおいてデータ36ビットを転送でき る一実施例を示す。データの2クロックまたは3クロッ クが、各ピクセルALUオペレーションに関連付けられ る。

【0134】図43を参照し、Read Data (RDAT) オペレーションおよびRead Pixel (RPIX) オペレーションは、SRAMピクセルバッファ118ならびにピクセルALU120および121が使用されず、SRAMピクセルバッファ118には何も書込まれない。図43は、3サイクル30RPIXが後に続く2サイクルRDATを示す。

【0135】図44に示すように、Write Data (WDAT) オペレーション、Broadcast Data (BDAT) オペレーション、Write Register (WREG) オペレーションおよびBroadcast Register (BREG) オペレーションは、DQピン上でデータを受信し、ピクセルALU120および121を通じてデータを送り、適当な段でデータをラッチする。上述のオペレーションのいずれも3サイクル転送による利益を受けない。

【0136】Single Pixel(SPIX) オペレーションおよ びDual Pixel (DPIX) オペレーションは、SRAMピクセル バッファ118ならびにピクセルALU120および12 1を十分に利用する。これらの2つのオペレーションは、SRAMピクセルバッファ118からデータを読出しアンパックし、DQピンからデータを受信し、ピクセルALU120および121内のデータの組を両方組合せ、再びSRAMピクセルバッファ118へ結果を書込む。図45は2サイクルでのSPIX転送を示し、図46は3サイクルでのDPIX転送を示す。

【0137】1.6 オペレーションタイミング 上に説明したオペレーションの多くのタイミングの例を 図47から図53に示す。

【0138】図47は、複合2サイクル読出および2サイクル書込オペレーションの図である。

【0139】図48は、複合2サイクル読出および3サイクル書込オペレーションの図である。

【0140】図49は、複合3サイクル読出および2サイクル書込オペレーションの図である。

【0141】図50は、複合3サイクル読出および3サイクル書込オペレーションの図である。

【0142】図51は、4つの2サイクル読出オペレーションを行なうために必要とされるすべてのオペレーションの図である。

【0143】図52および図53は、8つの2サイクル Dual Pixel (DPIX) オペレーションを行なうため必要と されるすべてのオペレーションを示す。DPIXオペレーション $4\sim7$ は、DPIXオペレーション $0\sim3$ に対するバンクとは異なるバンク $158\sim0$ ものである。

【0144】1.7 レジスタ

RREGオペレーション、WREGオペレーションおよびBREGオペレーションは、128 ワード×64 ビットレジスタアドレススペースに対応したものである。ピクセルALU120 および121 を再プログラムするため必要とされるサイクルの数を最小限にするため、レジスタの幅を利用して効率化が図られる。次の表 9 は、デュアルピクセル3DRAMチップ110 において用いられるレジスタを識別するものである。図54 は、表9 に挙げられるいくつかのレジスタのデータフォーマットを示す。影をつけた部分はこれらのレジスタ用に予約されたフィールドを表わす。

0 [0145]

【表9】

R 7:0	名前	ニモニック	リセット値	791
0	Identification	ID	N/A	R
1	Feature Enable	FE	0x0000 0000 0000_0000	R/W
2	Pixel Config	PC	0000 0000 0000 0000	R/W
3	Stencil Depth Config	SDC	0x0000 0000 0000 0000	R/W
5-4	ColorOp[1:0]	CD	0000 0000 0000 0000	R/W
6	Constant Color	cc	0x0000 0000 0000_0000	R/W
13-7	予約済	_	-	-
15-14	Byte Mask [1:0]	BM	OXFFFF FFFF FFFF FEFF	R/W
23-16	Plane Mask [7:0]	PM	OXFFF FFFF FFFF FFFF	R/W
63-23	予約済	-	-	-
67-64	ColorWIDLUT [3:0]	CWL	0x0000 0000 0000 0000	R/W
71-68	OverlayWIDLUT [3:0]	OWL	0x0000 0000 0000 0000	R/W
72	Display Config	DC	0x0000_0000_0000_0000	R/W
127-73	予約済		_	_

【0146】1.7.1 識別

この読出専用レジスタは、チップのマスクステッピング、バージョン、部品番号および製造者を識別する。

[0147] 1.7.2 FeatureEnable

このレジスタは、デュアルピクセル3DRAMの将来のバー 20 ジョンにおける新しい機能を可能または不能にする。デ ュアルピクセル3DRAMの初期のバージョンにおいては、 これは、0x0000#0000#0000#0000にリセットされ、他の いかなる値にもセットされるべきではない。 *

* [0148] 1.7.3 PixelConfig

図55は、PixelConfigレジスタのデータフィールドフォーマットを示す。このレジスタは、ピクセルのデプスおよびピクセルの詳細なフォーマットを決定する。影つきで図示される予約されたフィールドは、将来の互換性を確保するために、Oにセットされなければならない。表10は、レジスタのデータフィールドを説明する。

[0149]

【表10】

表 10 PixelConfig レジスタフィールド

74-11,	幅	第 2 述
PixelSize	3 t' 71	SRAM→PALU および PALU→SRAM のどうを持つな
ColorMode	4 t 7h	色データがストアされる態様を決定する
BufferSelect	2 1 71	A/B 色データを選択する
InputMode	4 2 71	DQ→PALU ルティング を制御する
DestinationFactor	4 t 71	行先プレンド係数
SourceFactor	4 t 71	ソースフ・レント・係数
WIDMask	8 t' 11	WID 72.9值
WIDRef	8 t 1	WID 基準値
WIDFunc	3 t'71	WID 比較か レーション

40

【0150】PixelSizeフィールドは、SPIXオペレーションおよびDPIXオペレーションの間にピクセルサイズを選択するため、ピクセルALUからSRAMへのフォーマッタ140およびSRAMからピクセルALUへのフォーマッタ144により使用される。

[0151]

【表11】

表 11 ピクセルサイズ

PS[2:0]	t" クセルサイズ				
0	8 t'71, 16 t'71, 32 t'71				
1	64 t 11				
2	128 6 71				
3	256 t'yh				
4	512 t'71				

【0152】ColorModeフィールドは、フォーマッタ1 40および144用の色データフォーマットを指定す る。表12は色モードフォーマットを説明する。 【0153】

I trans

【表12】

表 12 ColorMode フィールド

エンコーテ・インク	色フォーマット							
	71.77	赤	緑	肯				
0	8	В	8	8				
1	8	0	0	0				
2	2	10	10	10				
3	10	10	10	10				
4	4	4	4	4				
5	8	8	0	0				
6	0	5	6	5				
7	1	5	5	5				

【 0 1 5 4】BufferSelectフィールドは、ピクセルALU 1 2 0 および1 2 1 とSRAMピクセルバッファ 1 1 8 との 50 間でデータをフォーマット化するフォーマッタ 1 4 0 お

40 * 6 4 ビットであれば無効である。

よび144のための色バッファを選択する。BufferSele ct[0]は、32ビットワード内の色の下位16ビットと上位16ビットとのいずれかを選択する。もし、色が32ビットまたは40ビットであれば、BufferSelect[0]は無効である。BufferSelect[1]は、ピクセル内に色64ビットまたは80ビットがあるとき、色データの下位もしくは上位32ビットまたは下位もしくは上位40ビットを選択する。BufferSelect[1]は、もしPixelSizeが*

【0155】InputModeは、入力データフォーマッタ1 30を制御する。ソース係数フィールドおよび行き先係 数フィールドは、表13に説明するようにエンコードさ れる。

[0156]

【表13】

表 13 ブレンドオペレーションフィールド

17/3		係	数		OpenGL				
ずかり	7%77	亦	緑	青					
O			3	<u> </u>	GL ZERO				
1			1		GL_ONE				
2	:	1	m	Ln	GL_SRC_ALPHA_SATURATE				
	(Sa, 1-Da)								
4	Sot	sr	Sg	Sb	GL_SRC_COLOR				
5	1-S¤	1-Sr	1-Sg	1-3b	GL_ONE_MINUS_SRC_COLOR				
6		S	α .		GL_SRC_ALPHA				
7		1-	Sα		GL_ONE_MINUS_SRC_ALPHA				
8	Dα	Dr	Dgr	Db	GL_DST_COLOR				
9	1-Da	1-Dr	1-Dg	1-Db	GL_ONE_MINUS_DST_COLOR				
10		D	O.		GL_DST_ALPHA				
11		1-	Dat		GL_ONE_MINUS_DST_ALPHA				
12	Cα	Cr	Cg	Cb	GL_CONSTANT_COLOR				
13	1-Ca	1-Cr	1-Cg	1-Cb	GL_ONE_MINUS_CONSTANT_COLOR				
14		C	α		GL_CONSTANT_ALPHA				
15	1-Cα				GL_ONE_MINUS_CONSTANT_ALPHA				

【0157】WIDFuncフィールド、DepthFuncフィールドおよびStencilFuncフィールドは、表14に説明するようにエンコードされる。

% [0158]

【表14】

WIDFunc, DepthFunc, SLUStencilFunc 74-W

DepthFunc	条件	OpenGL
O	Pass	GL_ALWAYS
1	Source > Destination	GL_GREATER
2	Source Destination	GL_EQUAL
3	Source >= Destination	GL_GEQUAL
4	Fail	GL_NEVER
5	Source <= Destination	GL_LEQUAL
6	Source != Destination	GL_NOTEQUAL
7	Source < Destination	GL_LESS

[0159] 1.7.4 StencilDepthConfig

図56は、StencilDepthConfigレジスタのデータフィー 40 ルドフォーマットを示す。このレジスタは、ステンシルユニット170およびデプスユニット168を制御する。16ビットのデプスマスクフィールド、3ビットのデプス比較ファンクションフィールド、および1ビットのDepthLoadフィールドが、デプスユニット170を制御する。StencilMaskフィールドが、ステンシル比較オペレーションにおいてどのビットが関係するかを決定す

る。行き先データがStencilRef値と比較される。Stenci lFuncが、どのように行き先値と基準値とが比較される かを指定する。「StencilOp」で始まるフィールドが、 新しいステンシルデータをどのように計算するかを決定 する。影つきで図示される予約されたフィールドは、将 来の互換性を確保するために、Oにセットされなければ ならない。

[0160]

【表15】

表 15 StencilDepthConfig レジスタ

71-81	帽	龙 3
DepthMask	16 t'91	デブスのどのピットが比較されるかを制御する
DepthFunc	3 t'7h	比較イペレーションを選択する
DepthLoad	1 t'7h	DPIX の間に入力フキュムレータにロードする
StencilMask	8 t. 11	ステンシルマスケ値
SencilRef	8 t'7}	ステンシル基準値
StencilFunc	3 2 71	ステンジル比較すペレーション
StencilOpFail	3 t'7}	もしステンシルテストがフェールであればステンシルオペレーシ ョン
StencilOpZfail	3 t'71	もしステンシルテストがパスでデファステストがフェールであればステンシルイベレーション
StencilOpZpass	3 t'71	ステンシルテストがパスでテ゚プステストがフュールであれば ステンシルオペレーション

【0161】DepthFuncフィールドおよびStencilFuncフ

*の表16に説明するようにエンコードされる。

ィールドは、前掲の表14によりエンコードされる。

[0163]

【0162】「StencilOp」で始まるフィールドは、次 *

【表16】

を16 StencilOp で始まるフィールド

StencilOp	オヘ" レージョン	OpenGL
0	Destination	GL_KEEP
1	Ö	GL_ZERO
2	Reference	GL_REPLACE
3	Destination	GL_INVERT
4	Saturate (Destination+1)	GL_INCR
5	Saturate(Destination-1)	GL_DECR
6	Destination+1	GL_INCRWRAP
7	Destination-1	GL_DECWRAP

[0164] 1.7.5 Color0P[0]

図57は、ColorOP[0]レジスタフィールドを示す。ColorOP[0]レジスタは、アルファ、赤、緑および青ROPおよびブレンドユニット174および176の個々のための制御フィールドを有する。影つきで図示される予約されたフィールドは、将来の互換性を確保するため、Oにセットされなければならない。

[0165]

【表17】

表 17 ColorOp[0] レジスタ

フィールド	幅	記 迹
AlphaLogicOp	8 t 91	アルファ論理オベレーション
AlphaBlendOp	3 L'71	アルファブ レンド オペ レーション
RedLogicOp	8 t 7	赤鱠理ハレション
RedBlendOp	3 t'71	赤ブ レンドオペレーション
GreenLogicOp	8 t'71	緑陰理れ レション
GreenBlendOp	3 t 71	繰ブ レンド すべ レーション
BlueLogicOp	8 t'71	青論理朴 レション
BlueBlendOp	3 6 71	青ブ レンド オベレーション

【0166】論理オペレーションフィールドは、ソース 色、行き先色およびパターン色の256個のビットごと のブール演算のうち1つを選択するため、Microsoft Wi ndows[™] 規約によってエンコードされる。パターンデー タは、ConstantColorレジスタから来る。

【0167】ブレンドオペレーションフィールドは、表 18で説明するようにエンコードされる。

[0168]

【表18】

40

表 18 ブレンドオペレーションフィールド

BlendOp	朴 レーション	OpenGL
0	LogicOp	GL_COLOR_LOGIC_OP
	(Sc, Dc, Pattern)	
1	Sc*Sf+Dc*Df	GL_FUNC_ADD
2	Sc*Sf-Dc*Df	GL_FUNC_SUBTRACT
3	Dc*Df-Sc*Sf	GL_FUNC_REVERSE_SUBTRACT
4	min(Sc, Dc)	GL_MIN
5	max (Sc, Dc)	GL MAX

[0169] 1.7.6 ColorOP[1]

ーマットを示す。ColorOP[1]レジスタは、アルファ、

赤、緑および青ROPおよびブレンドユニット176個々 のための制御フィールドを有する。影つきで図示される*

* 予約されたフィールドは、将来の互換性を確保するため 図 5~8 は、Color OP[1] レジスタのデータフィールドフォ 10~0 にセットされねばならない。表1~9 は、Color OP[1] レ ジスタのフィールドを説明する。

[0170]

【表19】

表 19 ColorOp[1] レジスタ

7(-NF	幅	龙 站
AlphaSize	4 t 91	プルファデ・ ータのサイス・
AlphaLoad	1 t 1	DPIX の間にアルファアキュムレータにロードする
AlphaBlendEnable	1 1 7	プレンド用にアルファ入力をフォーマット化する
AlphaDitherEnable	1 t 71	アルファのディザリングを可能化する
RedSize	4 t° 9h	赤データのサイズ
RedLoad	1 t'71	DPIX の間に赤アキュムレータリニロードする
RedBlendEnable	1 t 71	プレンド用に赤入力をフォーマット化する
RedDitherEnable	1 L'71	赤のディザワングを可能化する
GreenSize	4 t'7h	緑データのサイス。
GreenLoad	1 t 7h	DPIX の間に繰りキュムレータにロードする
GreenBlendEnable	1 6 71	プレンド 用に繰入力をフォーマット化する
GreenDitherEnable	1 t'91	緑のディザリングを可能化する
BlueSize	4 t 71	青データのサイズ
BlueLoad	1 t 7 h	DPIX の間に青アキュムレータにロードする
BlueBlendEnable	1 t"7h	プレンド用に青入力をフォーマット化する
BlueDitherEnable	1 t'oh	青のディザリングを可能化する

【0171】成分サイズファイルは表20に説明するよ うにエンコードされる。

[0172]

【表20】

表 20 サイズフィールドのエンコーディング

エンコーディング	94X*
1	1 t'#
1 2	2 t'71
3	3 t'71
4	4 t 71
5	5 t'7h
6	6 t'91
7	7 t'91
В	8 k'91
9	9 t'91
10	10 t'71

[0173] 1.7.7 ConstantColor

図59は、ConstantColorレジスタのデータフィールド フォーマットを示す。ConstantColorレジスタは、論理 オペレーション用のパターンデータまたはブレンドオペ レーション用の定数データのいずれかとして使用され る。影つきで図示される予約されたフィールドは、将来 の互換性を確保するためセットされねばならない。表2 50 これら4つのレジスタは、Aバッファ(0)またはBバッフ

1は、ConstantColorレジスタのフィールドを説明す

[0174]

【表21】

表 21 Constant Color レジスタ

フィールト	幅	北北
AlphaConstant	10 t'71	7/177定数データ
RedConstant	10 571	赤定数データ
GreenConstant	10 t'71	緑定数データ
BlueConstant	10 t 1	青定数データ

[0 1 7 5] 1.7.8 Byte Mask[1:0]

40 これら2つのレジスタは、128ビットのバイトマスク への読出/書込アクセスを可能にする。バイトマスク は、MLオペレーションおよびFLオペレーションに影響す

[0176] 1.7.9 Plane Mask[7:0]

これら8つのレジスタは、512ビットのプレーンマス クへの読出/書込アクセスを可能にする。プレーンマス クは、MLオペレーション、FLオペレーション、SPIXオペ レーションおよびDPIXオペレーションに影響する。

[0 1 7 7] 1.7.10 ColorWIDLUT[3:0]

20

50

ァ(1)のαRGB色データを選択するためウィンドウIDルックアップテーブルにロードする。表示リフレッシュの間に、8ビットのWIDは、選択ビットを生成するための256エントリルックアップテーブル(LUT)へのインデックスとなる。

[O 1 7 8] 1.7.11 OverlayWIDLUT[3:0]

これら4つのレジスタは、Aバッファ(0)またはBバッファ(1)のオーバーレイデータを選択するためウィンドウIDルックアップテーブルにロードする。表示リフレッシュの間、8ビットWIDは、選択ビットを生成するための256エントリーLUTへのインデックスとなる。

[0 1 7 9] 1.7.12 DisplayConfig

図60は、DisplayConfigレジスタのデータフィールドフォーマットを示す。このレジスタは、RPIX命令の間にピクセルデータの処理を制御するため、3ビットのピクセルサイズフィールドを有する。影つきで図示される予約されたフィールドは、将来の互換性を確保するため0にセットされねばならない。PixelSizeフィールドは前掲の表11によりエンコードされる。

【0180】1.8 高速領域クリア

MLオペレーション、FLオペレーション、APオペレーション、PPオペレーション、WREGオペレーションおよびBREGオペレーションは、領域を極めて迅速にクリアするため、あわせて使用することができる。ByteMask[1:0]レジスタは、キャッシュライン内の個々のピクセルを書込用に可能化または不能化するため使用できる。PlaneMask[7:0]レジスタは、書込用にピクセル成分を可能化または不能化するため使用できる。

【0181】もし、ByteMask[1:0] レジスタを使用して 個々のピクセルをマスクする必要があるのであれば、AP 30 オペレーション、PPオペレーション、WREGオペレーショ ンおよびMLオペレーションを使用しなければならない。 いずれのピクセルもまだフィルされないうちに、102 4ビットキャッシュライン中のすべてのピクセルが所望 のクリア値にセットされ、512ビットPlaneMaskレジ スタが、クリアされるべきピクセルのこれらのビットへ の書込のみを可能化するようセットされる。次に、WREG オペレーションまたはBREGオペレーション2つを使用し て、128ビットByteMaskレジスタが書込みされる。次 に、MLオペレーションが、ByteMaskレジスタおよびPlan 40 eMaskレジスタを使用して、キャッシュラインをセンス アンプに書込む。続くWREGおよびMLオペレーションシー ケンスは、10ナノ秒ごとに128バイトまたは12. 8ギガバイト/秒のピークフィル速度をサポートするよ う重ね合わせることができる。80メガビットの装置 は、819マイクロ秒でフィルされ得る。

【0182】もしページ内のすべてのピクセルをクリアするのであれば、128ビットByteMaskレジスタはオール1にセットでき、WREG、MLオペレーションシーケンスの代わりにFLオペレーションシーケンスを使用できる。

1024ビットキャッシュラインおよび512ビットPI aneMaskレジスタは前と同様セットされる。FLオペレーションごとにページの半分がクリアされ、したがって、ページ全体は20ナノ秒でクリアされ得る。ピークフィル速度は、20ナノ秒ごとに8×128バイトまたは51.2ギガバイト/秒である。80メガビットの装置は、205マイクロ秒でフィルされ得る。表22は、すべてのピクセルサイズについてのピークフィル速度を示す。図61および図62は、上に説明した高速フィル

(Fast Fill) および非常に高速のフィル (Really Fast Fill) のオペレーションシーケンスを示す。

[0183]

【表22】

表 22 高速領域クリアピーク速度

と、クセルサイス・	ML 74%速度	FL 74N速度
8 t'7}	12.8 GP/s	51.2 GP/s
16 t' 71	6.4 GP/s	25.6 GP/s
32 5 71	3.2 GP/s	12.8 GP/s
64 t'yl	1.6 GP/s	6.4 GP/s
128 t'71	800 MP/s	3.2 GP/s
256 t'71	400 MP/s	1.6 GP/s
512 t'71	200 MP/s	800 MP/s

【0184】2.0 データルーティング

デュアルピクセル3DRAMチップ110の多数の新規な特徴、および、そのチップを基礎とするグラフィクスシステムが、チップ110の4つのデータフォーマッタ130、134、140および144によって実装される。本開示のこのセクションを通じて、SRAMピクセルバッファ118を2つの個別の機能ブロックとして説明する。なぜなら、ここに開示する処理モードおよびルーティングモードの多くが2つのピクセルを同時に処理する動作モードに関連しているためである。したがって、SRAMピクセルバッファ118は、機能的に2つの部分に分割して考えることができるものと理解されたい。

【0185】2.1 入力データフォーマッタ

図63を参照して、このセクションでは、I/Oバス124を介してピクセルALU120および121へと入来するデータのルーティングおよび処理について説明する。ピクセルALU書込動作は、2クロック内でデータの72ビットを、または、3クロック内でデータの108ビットを、処理されるピクセルのフォーマットおよびサイズに応じて転送する。入来データはできるだけピンの近くの入力データデマルチプレクサ126を通過して、72ビットまたは108ビットのいずれかとして並行にピクセルALUに与えられる。ピクセルALU120および121は、ソースデータとして以下の入力を有する:Alpha0[10:0]、Red0[10:0]、Green0[10:0]、Blue0[10:0]、Depth0[31:0]、Alpha1[10:0]、Red1[10:0]、Green1[10:0]、Blue1[10:0]、および Depth1[31:0]。ルーティングは、4ビットレジスタフィールドによって制御される。

【0186】2.1.1 ピクセル圧縮

三次元ピクセルマージを行なう場合、レンダリングコントローラは、色およびデプス情報のみを送信すればよい。というのは、ステンシルおよびウィンドウID情報はレジスタ内にストアすることができるためである。三角形または表面パッチをレンダリングする場合、生成されたピクセルは通常、高レベルのコヒーレンシーを示す。このセクションでは、最小数のクロックサイクル内でデータピンを通じてピクセルペアを送信する、新規な無損失の圧縮方式について説明する。

【0187】この方式は、ピクセルペア間の差および、 最も最近処理された(古い)ピクセルペアと入ってくる (新しい)ピクセルペアとの間の差を評価する。1対のピ クセル間には、また、2対の連続して処理されるピクセ ルペア間には、高レベルのコヒーレンシーが存在するこ とがしばしばあるため、入来するピクセルデータは時と して、非常に少ない数のビットで表わすことができる場 合がある。このような状況下では、送信すべきなのは古 いピクセルペアと新しいピクセルペアとの差のみであっ て、この差は、新しいピクセルペアの最下位ビットで表 わされる。最良の場合、すなわち、ピクセルペア間に高 20 レベルのコヒーレンシーが見られる場合、2:1の圧縮 比を達成することが可能であり、レンダリングコントロ ーラ102からデュアルピクセル3DRAMチップ110へ の入力帯域幅を有効に2倍に増すことができる。中程度 のコヒーレンシーが見られる場合には、4:3の圧縮比 を達成することができる。コヒーレンシーがほとんど見 られない場合、圧縮を行なうことはできない。

【0188】デュアルピクセル3DRAM110は、最も新しく送られてきたピクセルペアを、各デプス値につき32ビットおよび4つの色成分の各々につき10ビットで、レジスタの組内にストアする。したがって、1ピクセルあたりデータの72ビットがレンダリングバス112を介して送信される。ピクセルはデュアルピクセル3DRAMチップ110ではしばしば対で処理されるため、1対のピクセルのための完全なデータは144ビットで表わされる。テクスチャマッピングは色値のコヒーレンシ*

パングは色値のコヒーレンシ* 【数5】
DAO = NAO - OAO; DA1 = (NA1 - OA1) - (NAO - OAO);
DRO = NRO - ORO; DR1 = (NR1 - OR1) - (NRO - ORO);
DGO = NGO - OGO; DG1 = (NG1 - OG1) - (NGO - OGO);
DBO = NBO - OBO; DB1 = (NB1 - OB1) - (NBO - OBO);
DZO = NZO - OZO; DZ1 = (NZ1 - OZ1) - (NZO - OZO);

【0195】算出された差のみが、レンダリングコントローラ102からデュアルピクセル3DRAMチップ110へと送信されるので、レンダリングバス112を介して送信されるピクセルあたりのビット数が低減される。新しいピクセル成分は、デュアルピクセル3DRAMチップ110上で入力データフォーマッタ130により、以下のように再生される。

[0196]

*一を低下させる傾向にあるため、色値を圧縮することによって帯域幅をセーブすることはできないであろう。しかし、デプス値はほとんどの場合、高レベルのコヒーレンシーを示す。したがって、ここに開示する圧縮方式は、デプス値間の高度のコヒーレンシーを利用する。以下に、ピクセルデータを圧縮および伸長するためのアルゴリズムを説明する。

56

【0189】レンダリングコントローラ102およびデュアルピクセル3DRAMチップ110は両方とも、最も新10 しく送られてきたピクセルペアをストアしている。以下に列記するのは、「古い」ピクセル0および1を色(アルファ、赤、緑および青)成分およびデプス成分に分解したものである。

[0190]

【数3】

OAO, ORO, OGO, OBO, OZO OA1, OR1, OG1, OB1, OZ1

【0191】レンダリングコントローラ102はその通常のレンダリング処理の一部として、新しいピクセルペアを算出する。多くの場合、古いピクセル成分と新しいピクセル成分とは同様の値を有し、新しいピクセルペアもまた同様の値を有する。下に、「新しい」ピクセル0および1を色(アルファ、赤、緑および青)成分およびデプス成分に分解したものを示す。

[0192]

【数4】

NAO, NRO, NGO, NBO, NZO NAI, NRI, NGI, NBI, NZI

【0193】もしピクセル成分が同様の値を有する場合、それらの差は小さく、成分自体よりも少ないビットで表わすことができる。ピクセル成分の差は、レンダリングコントローラ102によって以下の等式を使用して計算される。式中、頭に付された「D」は、差(difference)またはデルタ(delta)を表わす。

[0194]

```
(数6)
NAO = OAO + DAO; NA1 = OA1 + DAO + DA1
NRO = ORO + DRO; NR1 = OR1 + DRO + DR1
NGO = OGO + DGO; NG1 = OG1 + DGO + DG1
NBO = OBO + DBO; NB1 = OB1 + DBO + DB1
NZO = OZO + DZO; NZ1 = OZ1 + DZO + DZ1
```

50 【0197】図64を参照して、入力データフォーマッ

タ130は、その伸長方式を3層で実現する。第1の層では、種々のフォーマットから10個の差成分を抽出して、必要であればそれらを符号拡張する。第2の層では、それらの差を先のピクセル成分に加えて、新しいピクセル成分を再生する。第3の層では、新しいピクセル成分をフォーマット化する。色成分は、その最終幅にしたがって左にシフトされ、デプス値の上位16ビットがマスクされる。

【0198】2.1.2 入力データフォーマット 下の表23に記載するように、デュアルピクセル3DRAM 10 110は、以下のような入力データフォーマットを有す る。もしオペレーションがWDATまたはBDATである場合、 入力フォーマットは、レジスタのプログラム方法にかか わらず、強制的にモード0にされる。オペレーションが*

*SPIXである場合、入力フォーマットは強制的にモード7にされる。オペレーションがDPIXの場合、入力フォーマットは、InputModeレジスタフィールドに書込むことによって設定される。モード0および1は、奥行きが不要な二次元のピクセル更新の場合に使用される。モード2は、アンチエイリアシングオペレーション中に使用される。モード4および5は、三次元のピクセル更新に使用される。図65は、レンダリングコントローラ102から入力データフォーマッタ130へとレンダリングバス112を介して送信されるデータについて、可能性のあるすべてのフォーマットを示す。

【0199】 【表23】

表 23 入力データフォーマット内のビットフィールド割当て

ŧ-	オペレーショ	94	24%	71.	77	5	F	å	*	1	Ŧ	Ŧ°;	7° 7.
۲,	>	14	速度	DAO	DA1	DRO	DR1	DG0	DG1	DBO	DB1	DZO	DZ1
	WDAT	2	400	8	θ	Ð	8	6	8	8	8	-	-
0	BDAT DPIX	3	267	10	10	10	10	10	10	10	10	-	•
1	DPIX	2	400	2	2	10	10	10	10	10	10	-	-
2	DPIX	2	400	-	-	-	-		_	-	_	32	32
4	DPIX	2	400	6	4	6	4	б	4	6	4	18	14
		3	267	8	6	8	6	8	6	8	6	28	24
5	DPIX	2	400	2	2	7	5	7	15)	7	5	18	14
]	3	267	2	2	10	7	10	7	10	7	28	24
7	SPIX	2	200	1	0	1	0	1	0	1	0	3	2

【0200】2.1.3 アキュムレータ

図66は、入力データフォーマッタのアキュムレータ層の実現を図示する。同じ10ビット色アキュムレータ設 30計が、アルファ、赤、緑および青データを処理するのに使用される一方、同様に設計された32ビットアキュムレータが、デプスデータを処理するのに使用される。WDAT、BDAT、およびSPIXオペレーション中には、差分データがアキュムレータ内に直接ロードされる。DPIXオペレーション中には、差分データがアキュムレータ内に直接ロードされる。DPIXオペレーション中には、差分データのローディングはレジスタビットによって制御される。

【0201】2.1.4 最終フォーマッティング

図 6 7 は、入力データフォーマッタ 1 3 0 の最終フォーマット層を図示する。色成分は、ROP/Blendユニット 1 60 6 6 によって使用されるであろうビット数にしたがって左にシフトされる。もし成分がブレンドされる場合、1 が最下位ビットの右にアペンドされる。以下に示すのは、入力データフォーマッタ 1 3 0 内で処理の最終層の色およびデプスのフォーマッティングを行なう、2 つのveri log関数である。

[0202]

【数7】

```
59
function [10:0] FormatColor:
                       // Raw color component data
   input [9:0] Data;
   input [3:0] Size:
                       // Size of color component
               Blend; // Set if colors are to be blended
   input
   begin
      casex (Size)
      4'b0001: FormatColor = (Data[ 0], Blend, 9'b000000000); // 1 hit
      4'b0010: FormatColor = {Data{1:0}, Blend, 8'b00000000}; // 2 bits
      4"b0011: FormatColor = [Data[2:0], Blend, 7'b0000000);
                                                               // 3 bits
      4'b0100: FormatColor - {Oata(3:0], Blend, 6'b000000);
      4'b0101: FormatColor - {Data(4:0], Blend, 5'b000000);
                                                               // 5 bits
      4'b0110: FormatColor - {Data[5:0], Blend, 4'b0000);
      4'b0111: FormatColor = (Data[6:0], Blend, 3'b000);
                                                               // 7 bits
      45b1000: FormatColor = {Data[7:0], Blend, 2'b00};
      4'bl001: FormatColor = {Cata[8:0], Bland, 1'b0);
                                                                // 9 bits
      4'bl010: FormatColor = {Cata[9:0], Blend};
                                                                    // 10
bits
      default: FormatColor = 'bx/
```

【0203】デプス値の上位16ビットは、DepthMask レジスタフィールドと、ビットごとに論理積をとられ

る。

end endfunction

> *【0204】 【数8】

#
function (31:0) FormatDepth;
input (31:0) Data; // Raw depth data
input (15:0) Mask; // Mask

FormatDepth = {Data[31:16] & Mask,

Oata[15:0]};
end
endfunction

begin

【0205】2.2 出力データフォーマッタオペレーションがRDATである場合、またはオペレーションがRPIXであってDisplayConfigレジスタのPixelSizeフィールドが8、16、32ビットピクセルに設定されて 30いる場合、フォーマッタはオペレーションのP[3:0]ビットにしたがって、1024キャッシュラインからデータの64ビットを選択する。ColorWIDLUTおよびOverlayWIDLUTレジスタはこの場合無視される。

【0206】オペレーションがRPIXであってDisplayCon figレジスタのPixelSizeフィールドが64ビットピクセルに設定されている場合、フォーマッタはオペレーションのP[3:1]ビットによってアドレシングされた64ビットピクセルのペアから8ビットWIDフィールドを抽出する。抽出されたWIDフィールドは、ColorWIDLUTへのイン 40デックスとなって、色A/Bバッファセレクトのペアが生成される。抽出されたWIDフィールドは、OverlayWIDLUTへのインデックスとなって、16/32ビットセレクトのペアが生成される。

【0207】この16/32ビットセレクトは、DQピンを介して色データの全32ビットを送信するか、DQピンを介して色データの16ビットのみを送信するかを決定する。後者の場合、A/Bバッファセレクトが、DQピンを介して色データの上位16ビットか下位16ビットのどちらを送信するかを決定する。

【0208】オペレーションがRPIXであって、DisplayConfigレジスタのPixelSizeフィールドが128ビットピクセルに設定されている場合、フォーマッタはオペレーションのP[3:2]ビットによってアドレシングされる128ビットピクセルのペアから8ビットWIDフィールドを抽出する。抽出されたWIDフィールドは、ColorWIDLUTへのインデックスとなって、色A/Bバッファセレクトのペアが生成される。抽出されたWIDフィールドはOverlayWIDLUTへのインデックスとなって、オーバレイA/Bバッファセレクトのペアが生成される。

【0209】色A/Bバッファセレクトは、DQピンを介してA色バッファデータかB色バッファデータか、いずれを送信するかを決定する。オーバレイA/Bバッファセレクトは、DQピンを介してAまたはBのいずれのオーバレイデータを送信するかを決定する。

【0210】図68を参照して、このセクションではSR AMピクセルバッファ118からレンダリングコントローラ102へと出ていくデータのルーティングおよび処理について説明する。出ていくデータは、SRAM出力データバス132を介して出力データフォーマッタ134は、デュアルピクセル3DRAMチップ110から送信されるピクセルフォーマットに応じて、種々のモードで動作する。50 モードは、モードレジスタによって設定される。

【0211】この経路は、RDATおよびRPIXオペレーションによって使用される。ここで、データの256ビットがSRAMピクセルバッファ118から読出され、その256ビットからデータの72ビットまたは108ビットが抽出される。これらはその後、出力データマルチプレクサ136に送られて、チップ110からレングリングコントローラ102へとレングリングバス112を介して送信される。RDATオペレーションは、2サイクル内でデータの64ビットを読出すのに対し、RPIXオペレーションは2サイクルまたは3サイクル内で1ピクセルから810ピクセルを読出す。

61

【0212】2.2.1 RDAT、RPIX(8ビット、16ビット、32ビットピクセル)オペレーション

図69は、8ビット、16ビット、および32ビットピクセルフォーマットのためのRDATおよびRPIXオペレーションを図示する。このモードでは、1024ビットキャッシュラインから64ビットが選択される。SRAMピクセルバッファ118が256ビットを提供し、これがマルチプレクスされて64ビットとなる。

【0213】このモードでは、連続する64ビットが120024ビットキャッシュラインから選択されて、出力データマルチプレクサ136に与えられる。

【0214】2.2.2 RPIX (64ビットピクセル) オペレーション

図71から図74は、64ビットRPIXオペレーションの種々のモードおよび局面を図示する。図71に示したモードにおいては、連続する64ビットのピクセルが2つ、P[0]は無視して、1024ビットキャッシュラインから選択される。

【0215】図72に示したモードでは、P[0]は無視し 30 て、2つの連続64ビットピクセルが1024ビットキャッシュラインから選択され、その後処理されて、出力データマルチプレクサ136に提示される。

【0216】偶数の64ビットピクセルは、図73に示すように処理されて、出力データマルチプレクサ136に対して36ビットの出力が生成される。ウィンドウIDビットは、色データを16ビットずつダブルバッファリングするか、32ビットでシングルバッファリングするかを決定し、ダブルバッファリングする場合には、AバッファかBバッファのどちらを選択するかを決定する。ウィンドウIDの8ビットが、256ビットColorWIDLUTレジスタおよび256ビットOverlayWIDLUTレジスタへのインデックスとなって、セレクトビットが生成される。

【0217】奇数の64ビットピクセルは、図74に示すように処理されて、出力データマルチプレクサ136に対して36ビットの出力が生成される。ウィンドウIDビットが、色データを16ビットずつダブルバッファリングするか、32ビットでシングルバッファリングするかを決定し、ダブルバッファリングする場合には、Aバ

ッファかBバッファのどちらを選択するかを決定する。 【0218】2.2.3 RPIX (96ビットピクセル) オペレーション

図75から図78は、96ビットRPIXオペレーションの種々のモードおよび局面を図示する。図75に示すように、このモードでは、2つの連続96ビットのピクセルが、P[0]を無視して、1024ビットキャッシュラインから選択される。

【0219】2つの96ビットピクセルは図76に示すように並行に処理されて、出力データマルチプレクサ136に対して2つの48ビット出力が生成される。ウィンドウIDビットは、AバッファかBバッファのどちらを選択するかを決定する。図77および図78は、両ピクセルについてのシングルバッファリングされるオーバレイおよびウィンドウIDがどのように扱われるかを示す。図78は、色データの下位3バイトのためのデータ経路を示す。

【0220】2.2.4 RPIX (128ビットピクセル) オペレーション

図79から図82は、128ビットピクセルのRPIXオペレーションの種々の局面を図示する。図79に示されたモードにおいて、2つの連続128ビットのピクセルが、P[1:0]は無視して、1024ビットキャッシュラインから選択される。

【0221】図80に示したモードにおいて、2つの連続128ビットピクセルが、P[1:0]は無視して、1024ビットキャッシュラインから選択され、処理されて、出力データマルチプレクサ136に与えられる。

【0222】偶数の128ビットピクセルは、図81に 示すように処理されて、出力データマルチプレクサ13 6に対して48ビット出力が生成される。ウィンドウID ビットは、AまたはBバッファ色、および、AまたはBバッ ファオーバレイを選択する。

【0223】 奇数の128ビットピクセルは、図82に示されるように処理されて、出力データマルチプレクサ136に対して48ビット出力が生成される。ウィンドウIDビットは、AまたはBバッファ色、および、AまたはBバッファオーバレイを選択する。

【0224】2.3 SRAMからピクセルALUへのルーティン 40 グ

SRAMからピクセルALUへと行先データを送る。SRAMからデータの256ビットを読出して、以下のピクセルALU入力に適切なフィールドを送る。Alpha0[10:0], Red0[10:0], Green0[10:0], Blue0[10:0], Depth0[31:0], Stenci10[7:0], WID0[7:0], Alpha1[10:0], Red1[10:0], Green1[10:0], Blue1[10:0], Depth1[31:0], Stenci11[7:0], および WID1[7:0]。すべてのピクセルALU入力は、レジスタ値によってマスクされる。

【0225】SRAM→DQおよびSRAM→PALUルーティングブ 50 ロックは、共通で保有される回路はどれでも共用できる よう、決して同時に使用されることはない。

【0226】SRAM→PALIJルーティングは、2段階で行なうことができる。第1段階では、ピクセルのサイズ、アドレス、およびA/B色バッファセレクトにしたがって、各ピクセルの32ビット区分を選択する。第2段階では、A/Bセレクト、色モードおよび種々のマスクにしたがって、色、デプス、ステンシル、およびWIDフィールドをアンパックする。

【0227】2.3.18、16、および32ビットピクセルのSRAM編成

これらのピクセルは、アルファ、赤、緑および青データのみを含む。各オペレーションは、SRAMの片方ずつ両方に均等に分割された、64ビット分のピクセルを処理する。

【 0 2 2 8 】 2.3.2 6 4 ビットピクセルのSRAM編成 各オペレーションは、SRAMの片方ずつ両方に存在する、 2 つのピクセルを処理することができる。各ピクセルの

「ab」区分は色データを含み、「de」区分はデプス、スキ function [63:0] OppackColoxs;

input (255:0) Data; input (2:0) PixelSize; input (3:0) PixelAddress; input (1:0) BufferSelect; begin *テンシル、オーバレイ、およびWIDデータを含む。

【0229】2.3.3 96ビットピクセルのSRAM編成やはり、各オペレーションは2つのピクセルを処理することができるが、これらの区分はいくぶん交錯している。各ピクセルは、「a」および「b」の個別の色区分を有する。

64

【0230】2.3.4 128ビットピクセルのSRAM編成各オペレーションは、SRAMの片方ずつ両方に存在する2つのピクセルを処理することができる。デプス値は対応10 する「d」区分にストアされており、ステンシル、オーバレイ、およびWIDは「e」区分にストアされている。【0231】2.3.5 UnpackColors

UnpackColorsは、PixelSize、PixelAddress、およびBuf ferSelectに基づいて、SRAMから色データの64ビット を選択する。

【0232】 【数9】

```
casex((PixelSize, PixelAddress, BufferSelect(1)))
            // 8, 16, 32 bit pixels
            8'b000_xx00_x: UnpackColors - [ Data[159:128], Data[ 31: 0]
11
            8'b000_xx01_x: UnpackColors = [ Data[191:160], Data[ 63:32]
};
            8'b000_xx10 x: UnpackColors = [ Data[223:192], Data[ 95:64]
1:
            8'b000_xx11_x: OnpackColors = [ Oata[255:224], Data[127:96]
1:
            // 64 bit pixels
            8'b001_xx0x_x: UnpackColors = { Data[159:128], Data[ 31: 0}
1:
            8'b001_xx1x_x: UnpackColors - [ Data[223:192], Data[ 95:64]
11
            // 96 bit pixels
            8'b010_x00x_0: UnpackColors = { Data[159:128], Data[ 31: 0]
1;
            8'b010 x00x 1: UnpackColors = { Data[191:160], Data[ 63:32]
+,
            8'b010 x01x 0: UnpackColors = { Data[159:128], Data[ 95:64]
1:
            8'b010_x01x_1: UnpackColors - { Data[191:160], Data[127:96]
1,
            8'b010_x10x_0: UnpackColors = { {32{1'bx}}, Cats{ 31: 0} };
            B'b010_x10x_1: UnpackColors = ( (32{1'bx}}, Data[ 63:32] };
            // 128 bit pixels
            8'b011_xxxx_0: UnpackColors = { Data[159:128], Data[ 31: 0]
1 7
             8'b011_xxxx_1: UnpackColors - [ Data[191:160], Data[ 63:32]
1:
            default: UnpackColors = 'bx;
             endeaso
```

endfunction

end

```
66
```

```
いて、デプス、ステンシル、オーバレイ、およびWIDの
                                                             * [0234]
                                                                【数10】
64ビットの値を選択する。
                            function [63:0] UnpackDepths;
                                  input (255:0) Data/
                                  input [2:0] PixelSize;
                                  input [3:0] PixelAddress;
                                  begin
                                       casex({PixelSize, PixelAddzess)}
                                       // 64 bit pixels
                                       7'b001_xx0x: UnpackDepths = [ Data[191:160], Data[ 63: 32]
                            );
                                       7'b001_xx1x: UnpackDepths - [ Data[255:224], Data[127: 96]
                            11
                                       // 96 bit pixels
                                       ?'b010_x0xx: UnpackDepths = { Data[223:192], Data[255:224]
                            1,
                                       7'b010_x10x: UnpackOepths = { {32(1'bx)}, Data[ 95: 64] };
                                       // 128 bit pixels
                                       7'b011_xxxx: UnpackDepths = { Data(223:192), Data[ 95: 64]
                            );
                                       default: UnpackDepths = 'bx;
                                       endcase
                            endfunction
```

[0235] 2.3.7 UnpackExtras

20%は、64ビットピクセルおよび96ビットピクセルに対

UnpackExtrasは、PixelSizeおよびPixelAddressに基づ いて、ステンシル、オーバレイ、およびWIDの64ビッ

65

して同じデータを返す。 [0236]

【数11】

トの値を選択する。UnpackDepthsおよびUnpackExtras ※ function [63:0] UnpackExtres;

> input [255:0] Data; input [2:0] PixelSize; input [3:0] PixelAddress;

begia

casex((PixelSize, PixelAddress)) // 64 bit pixels 7'b001_xx0x: UnpackExtras = (Data[191:160], Data[63: 32]

1: 7'b001 xx1x: UnpackExtras = [Data[255:224], Data[127: 96] };

// 96 bit pixels 7'b010_x0xx: UnpackExtras = { Data[223:192], Data[255:224] 1:

7'b010_x10x: UnpackExtras = { {32(1'bx)}, Data[95: 64] }; // 128 bit pixels 7'b011_xxxx: UnpackExtras = { Data[255:224], Data[127: 96]

}: default: UnpackExtras - 'bx; endoase

endfunction

[0 2 3 7] 2.3.8 UnpackAlpha, UnpackRed, UnpackG reen, UnpackBlue

これらの関数は、32ビットの色区分からアルファ、 赤、緑、および青データをアンパックする。UnpackAlph aはまた、32ビットのエクストラ区分を必要とする。C olorModeおよびBufferSelectは、色のアンパック方法を 決定する。

[0238]

【数12】

```
function [10:0] UnpackAlpha;
     input [31:0] Color;
     input [31:0] Extra;
     input [ 3:0) ColorNode;
     input [ 1:0] BufferSelect;
     begin
     casex({ColorMode, BufferSelect[0]})
     5'h0000_x: UnpackAlpha = {Color[31:24], 3'b100};
     5'b0001_x: UnpackAlpha = (Extra[31:24], 3'b100);
     5'b0010_x: UnpackAlpha = {11{1'b1}};
     5'b0011_0: UnpackAlpha = (Extra[ 7: 0], Color[31:30], 1'b1);
     5'b0011_1: UnpackAlpha = {Extra[15: 8], Color[31:30], 1'b1};
     S'b0100_0: UnpackAlpha = {Color(15:12], 7'b1000000};
     5'b0100_1: UnpackAlpha = (Color[31:28], 7'b1000000);
     5'b0101_0: UnpackAlpha = (Color[15: 8], 3'b100);
     5'b0101_1: UnpackAlpha = {Color(31:24}, 3'b100);
     5'b0110_x: OnpackAlpha = {11(1'b1)};
     5'b0111_0: UnpackAlpha - (11(Color[15]));
     default: UnpackAlpha ~ 'bx/
     endcase
     end
endfunction
function [10:0] UnpackRed;
     input [31:0] Color;
     input [ 3:0] ColorMode;
     input [ 1:0] BufferSelect;
     begin
     casex({ColorHode, BufferSelect[0]})
     5'b0000_x: UnpackRed = (Color[23:16), 3'b100);
     5'b0001_x: UnpackRed = {11{1'b1}};
     5'b001x_x: UnpackRed = (Color(29:20], 1'b1);
      5'h0100_0: UnpackRed = {Color[11: 8], 7'b1000000};
      5'b0100_1: UnpackRed = [Color[27:24], 7'b1000000];
     5'b0101_0: UnpackRed = (Color[ 7: 0], 3'b100);
```

[0239]

【数13】

```
5'b0101_1: UnpackRed = (Color[23:16], 3'b100);
                              5'b0110_0: UnpackRed - (Color[15:11], 6'b100000);
                              5'b0110_1: UnpackRed = {Color(31:27}, 6'b100000);
                              5'b0111_0: UnpackRed = (Color[14:10], 6'b100000);
                              5'b0111_1: UnpackRed - (Color[30:26], 6'b100000);
                              default: OnpackRed = 'bx;
                              endcase
                              end
                        endfunction
                        function (10:0) UnpackGreen;
                              input [31:0] Color;
                              input [ 3:0] ColorMode;
                              input [ 1:0] BufferSelect;
                              begin
                              casex({ColorHode, BufferSelect[0]})
                              5'b0000_x: UnpackGreen = (Color[15: 8], 3'b100);
                              5'b0001_x: UnpackGreen = (11{1'b1});
                              5'b001x_x: UnpackGreen = [Color(19:10], 1'b1);
                              5'b0100_0; UnpackGreen = (Color( 4: 7), 7'b1000000);
                              5'b0100_1: UnpackGreen = (Color(23:20), 7'b1000000);
                              5'b0110_0: UnpackGreen = (Color[10: 5], 5'b10000);
                              5'b0110_1: UnpackGreen = (Color[26:21], 5'b10000);
                              5'b0111_0: UnpackGreen = [Color[ 9: 5], 6'b100000];
                              5'b0111_1: UnpackGreen = {Color[25:21], 6'b100000};
                              default: UnpackGreen = 'bx;
                              endcasa
                              end
                        endfunction
                        function [10:0] UnpackBlue;
                              input [31:0] Color;
                              input [ 3:0] ColorMode;
                              input [ 1:0] BufferSelect;
                              begin
                              casex({ColorMode, BufferSelect(0]))
                              5'b0000_x: UnpackBlue = {Color[ 7: 0], 3'b100};
                              5'b0001_x: UnpackBlue = {{11(1'b1)};
                              5'b001x x: UnpackBlue = {Color[ 9: 0], 1'b1};
                              5'b0100_0: UnpackBlue = {Color{ 3: 0}, 7'b1000000};
                                                      * [0241] 2.3.9 UnpackDepth
                                                        UnpackDepthは、DepthMaskを使用して、ステンシル、オ
5'b0100_1: UnpackBlue = {Color[19:16], 7'b1000000};
                                                        ーバレイ、およびWIDデータをマスクアウトする。
5'b011x_0: UnpackBlue = {Color[ 4: 0], 6'b100000};
                                                         [0242]
5'b011x_1: UnpackBlue = {Color(20:16], 6'b100000};
default: UnpackBlue - 'bx;
                                                         【数15】
                        function [31:0] UnpackDepth;
                             input [31:0] Depth;
                             input [15:0] DepthMask;
                             begin
                                   UnpackDepth = { (Depth[31:16]&DepthMask),
                       Depth[15:0]);
                       endfunction
```

[0240]

endcase end endfunction

【数14】

```
【数16】
```

```
function [7:0] UnpackStencil;
    input [31:0] Extra;
    input [ 7:0] StencilHask;
    begin
          UnpackStencil = Extra[23:16] & StencilMask;
    end
endfunction
```

*

```
[0245] 2.3.11 UnpackWid
UnpackWidは、WidMaskを使用してオーバレイデータをマ 10 SramToPaluDataは、SRAMデータの256ビットから2つ
スクアウトする。
[0246]
【数17】
 function [7:0] UnpackWid;
     input [31:0] Extra;
     input [ 7:0] WidMask;
```

のピクセルについて、32ビットの色、デプス、および エクストラ区分を、ならびに、アルファ、赤、緑、青、 デプス、ステンシル、およびWIDフィールドを、アンパ ックする。 [0248]

* [0 2 4 7] 2.3.12 SramToPaluData

【数18】

UnpackWid = Extra[31:24] & WidMask;

begin

end

begin

endfunction

```
function [183:0] SramToPaluData;
    input [255:0] Data;
    input [ 2:0] PixelSize;
    input [ 3:0] PixelAddress;
    input [ 1:0] BufferSelect;
    input [ 3:0] ColorMode;
    input [ 31:0] DepthMask;
    input [ 7:0] StencilMask;
    input [ 7:0] WidMask;
    reg [31:0] Color1, Color0;
    reg [31:0] Depth1, Depth0;
```

reg [31:0] Extra1, Extra0;

(Color1, Color0) - UnpackColors(Data, PixelSize, PixelAddress, BufferSelect);

[0249]

【数19】

```
73
```

SramToPaluData = [

UnpackWid(Extral, WidMask),
UnpackStencil(Extral, StencilMask),
UnpackDepth(Depth1, DepthMask),
UnpackAlpha(Color1, ColorMode,

BufferSelect),

UnpackRed (Color1, ColorMode, BufferSelect), UnpackGreen(Color1, ColorMode,

BufferSelect).

UnpackBlue (Color1, ColorHode,

BufferSelect),

UnpackWid(Extra0, WidMask),
UnpackStencil(Extra0, StencilMask),
UnpackDepth(Depth0, DepthMask),
UnpackAlpha(Color0, ColorMode,

BufferSelect),

UnpackRed (ColorO, ColorMode, BufferSelect),
UnpackGreen(ColorO, ColorMode,

BufferSelect),

UnpackBlue (ColorO, ColorMode, BufferSelect)

};

end

endfunction

【0250】2.4 ピクセルALUからSRAMへのデータルー ティング

結果データをピクセルALUからSRAMへと送る。Alpha0[9: 30 0], Red0[9:0], Green0[9:0], blue0[9:0], Depth0[31: 0], Stenci10[7:0], DT0, ST0, WT0, Alpha1[9:0], Red 1[9:0], Green1[9:0], Blue1[9:0], Depth1[31:0], Stenci11[7:0], DT1, ST1,および WT1。SRAMに書込まれるデータの各ビットは、対応の書込イネーブルを有する。【0251】このデータ経路は、ほぼ2つの部分に分割することができる。すなわち、データの32ビットは「0」側の半分から「1」側の半分に送られなければならない。各半分は、ColorPackユニット、DepthPackユニット、およびExtraPackユニットを有する。ColorPackユ

ニットは、ROP/blendユニットの結果を再フォーマット する。DepthPackユニットは、Depth、StencilおよびAlp 30 ha ROP/Blendユニットの結果を再フォーマットする。Ex traPackユニットは、AlphaおよびStencilユニットの結 果を再フォーマットする。

[0252] 2.4.1 PackColor

PackColorは色データの40ビットを入力として、それをColorModeにしたがって32ビットワードにパックする。この関数は、すべてのピクセルサイズで使用される。

[0253]

【数20】

```
76
```

```
input [3:0] ColorNode
                           input [9:0] Alpha, Red, Green Blue;
                                case (ColorMode)
                                4'd0: PackColor - (Alpha[9:2], Red[9:2], Green[9:2],
                       Blue[9:2]];
                                4'd2: PackColor - {
                                                        2'd0, Red(9:0), Green(9:0),
                       Blue [9:0] };
                                4'd3: PackColor - (Alpha[1:0], Red(9:0), Green[9:0],
                       Blue[9:0] |;
                                4'd4: PackColor = (2{Alpha[9:6), Red[9:6), Green(9:6),
                       Blus[9:6]};
                                4'd6: PackColor = {2{Red(9:5], Green(9:4], Blue(9:5]);
                                4'd7: PackColor - {2{Alpha[9], Red[9:5], Green[9:5],
                       Blue(9:5]}};
                                endcase
                       andfunction
                                                    *ビットワードにパックする。
[ 0 2 5 4 ] 2.4.2 PackDepth
PackDepthは、デプス、ステンシル、およびアルファデ
                                                       [0255]
                                                       【数21】
ータを入力として、それをDepthMaskにしたがって32 *
                          function [31:0] PackDepth:
                              input [15:0] DepthMask;
                              input [31:0] Depth;
                              input [7:0] Stencil:
                              input [7:0] Alpha;
                              begin
                                   PackDepth[31:24] - { DepthMask[15:8] & Depth(31:24]) |
                                                 (~DepthMask[19:8] & Alpha);
                                   PackDopth[23:16] - ( DepthHask[ 7:0] & Depth[23:16]) |
                                                 (~DepthMask( 7:0) & Stencil);
                                   PackDepth[15: 0] = Oepth[15:0];
                              end
                          endfunction
                                                    ※【0257】
 [0256] 2.4.3 PackExtra
                                                       【数22】
PackExtraは、ステンシル、およびアルファデータを入
input [7:0] Stencil,
                              input [7:0] Alpha;
                                  PackExtra = { Alpha, Stencil, Alpha, Alpha };
                              end
                         endfunction
                                                      lphaMaskおよびStencilMaskは、データの詳細なフォー
 [0258] 2.4.4 PaluToSramData
                                                      マッティングを決定する。
PaluToSramDataは、ピクセルALUの結果を入力として、
                                                       [0259]
それをメモリに書込まれるべき256ビットのワードに
```

パックする。PixelSizeおよびPixelAddress入力は、ピ クセルフォーマット全体を決定し、一方、ColorMode、A 【数23】

function [31:0] PackColor:

```
78
```

```
77
function [255:0] FaluFoSramDate:
   // Per pixel info
   input [3:0] PixelAddress:
   input [9:0] Alpha0, RadO, GreenO, BlueO
   input (9:0) Alphal, Redl, Greenl, Bluel;
   input [31:0] Depth1, Depth0;
   input [7:0] Stencill, Stencill;
   // Register field info
   input [2:0] PixelSize;
input [2:0] ColorMode,
   input [31:0] DepthMask;
   reg [31:0] CP1, CP0, DP1, DP0, EP1, EP0;
   reg [255:0] Data:
   begin
        CPG = ColorFack(ColorMode, AlphaO, RedO, GreenO, BlueO);
        CP1 - ColorFack(ColorMode, Alphel, Red1, Greenl, Blue1);
        DPO - DepthPack(DepthMask, DepthO, StencilO, AlphaO);
        DP1 = DepthFack(DepthMask, Depth1, Stencill, Alphal);
        EPO - [ [3[Alpha0]], Stencil0];
        EP1 = ( (3(Alphal)), Stencill);
        casex([PixelSize, PixelAddress])
        7'b000_xxxx: Data = [CP1, CP1, CP1, CP1, CP0, CP0, CP0, CP0];
        7'b001_xxxx: Data = {091, C91, D91, C91, D90, C90, D90, C90};
        7'b010_x0xx: Data - {DPO, DP1, CP1, CP1, CP0, CP0, CP0, CP0};
         7'5010_x1xx: Data = {DPO, DP1, CP1, CP1, CP0, DP0, CP0, CP0};
        7'b011_xxxx: Data = (EP1, DP1, CP1, CP1, EP0, DP0, CP0, CP0);
          PaluToSramData - Data:
endfunction
```

【0260】2.5 ピクセルALUからSRAMへのマスク生成 ピクセルALU→SRAMデータ経路のための256ビット書 込マスクを生成する。

[0 2 6 1] 2.5.1 WriteEnableMask

WriteEnableMaskは、バイト書込イネーブルビットを2

12

12

56ビットワードに拡張する。バイト書込イネーブル * function [255:0] WriteEnableMask,

input [7:0] WriteEnable; reg [31:0] Mask1, Mask0;

MaskO

begin

{8{WriteEnable[2]}},

Mask1

{8(WriteEnable[6])},

WriteEnableMask = [(4{Mask1}), {4{Mask0}} };

end endfunction

【0263】2.5.2 ピクセルアドレスマスク 32ビットよりも大きいピクセルは、通常、32ビット 区分へと分割される。PixelAddressMaskは、DualPixe 1、PixelAddress、およびPixelSizeを使用して、256

*は、個々の8ビット、16ビット、および32ビットピ クセルを選択するのに使用される。これらは8ビット、 16ビット、および32ビットピクセルについてのみ使 用されるものである。

[0262]

【数24】

(B{WriteEnable[3])},

{8{WriteEnable[1])}, {8(WriteEnable[0])}

(8{WriteBnable[7])},

{8(WriteEnable(5))}, (8{WriteEnable(4))}

ビットワードのどの32ビット区分に書込がなされるべ きかを決定する。

[0264]

【数25】

```
function [255:0] PixelAddressMask;
                          input
                                       DualPixel;
                          input [3:0] PixelAddress;
                          input (2:0) PixelSize;
                                 [1:0] PixelEnable;
                                  [7:0] WordEnable;
                          reg
                      begin
                          casex((PixelSize, DualPixel, PixelAddress))
                          8'b000_x_xx00: WordEnable = 8'b0001_0001; // 8,16,32 bit
                          8'b000_x_xx01: WordEnable = 8'b0010_0010; // 8,16,32 bit
                          8'b000_x_xx10: WordEnable = 8'b0100_0100; // 8,16,32 bit
                          8'b000_x_xx11: WordEnable = 8'b1000_1000; // 8,16,32 bit
                           8'b001_0_xx00: WordEnable = 8'b0000_0011; // 64 bit
                       singla
                           8'b001 0 xx01: WordEnable = 8'b0011_0000; // 64 bit
                       single
                           8'b001 0 xx10: WordEnable = 8'b0000_1100; // 64 bit
                       single
                           8'b001_0_xx11: WordEnable = 8'b1100_0000; // 64 bit
                       single
                           8'b001_1_xx0x: WordEnable - 8'b0011_0011; // 64 bit dual
                           8'b001_1_xxix: WordEnable = 8'b1100_1100; // 64 bit dual
                           8'b010_0_x000: WordEnable = 8'b1000_0011; // 96 bit
                       single
                           8*b010_0_x001: WordEnable = 8'b0111_0000; // 96 bit
                       single
                           8'b010 0 x010: WordEnable = 8'b1000_1100; // 96 bit
                       single
                           8'b010_0_x011: WordEnable = 8'b0111_0000; // 96 bit
                       single
                           8'b010_0_x100: WordEnable = 8'b0000_0111; // 96 bit
                       single
[0265]
                                                  * *【数26】
                           8'b010_0_x101: WordEnable = 8'b0000_0000; // 96 bit
                           8'b010_0_x1lx: WordEnable = 8'b0000_0000; // 96 bit
                       single
                           8'b010_1_x00x: WordEnable = 8'b1111_0011; // 96 bit dual
                           8'b010_1_x01x: WordEnable = 8'b1111_1100; // 96 bit dual
                           8'b010_1_x10x: WordEnable = 8'b0000_0111; // 96 bit dual
                           8'b010_1_x11x: WordEnable = 8'b0000_0000; // 96 bit dual
                           8'b011_0_xx0x: WordEnable = 8'b0000_1111; // 128 bit
                       single
                           8'b011_0_xxlx: WordEnable = 8'b1111_0000; // 128 bit
                       single
                           8'b011_1_xxxx: WordEnable = 8'b1111_1111; // 128 bit
                       dual
                           endcase
                           PixelAddressMask = (
                               (32(WordEnable(7))), (32(WordEnable(6))),
                               {32{WordEnable[5]}}, {32{WordEnable[4]}},
                               (32(WordEnable(3))), (32(WordEnable(2))),
                               {32(WordEnable(1)}}, {32(WordEnable(0)}) };
                           end
                       endfunction
```

書込イネーブルに置換されている。

81

*【数27】

```
[0267]
```

end endfunction

[0 2 6 8] 2.5.4 EnableMask

EnableMaskは、ピクセルの色、デプス、およびステンシルフィールドを個別にイネーブル(またはディセーブ

※ルおよびデプステストは、どのフィールドに書込がなされるかを決定する。

[0269]

【数28】

ルノイールトを個別にイボーフル(よたはディビー) ル)する。ピクセルALUによって行われるWID、ステンシ※ function [255:0] SoubleMask;

input [3:0] PixelAddress; input ColorEnable1, ColorEnable0; input DepthEnable1, DepthEnable0;

input StencilEnable1,StencilEnable0;
input (2:0) PixelSize;
input (31:0) DoothMask;

reg [31:0] CM1, CM0, DM1, DM0, EM1, EM0; begin

CMU = [32{ColorEnableO}];

CMI = [32{ColorEnable1});

DMO = DepthMask(DepthMask,

ColorEnableO, DepthEnableO, StencilEnableO);

DM1 - DepthHask(DepthHask,

ColorEnable1, DepthEnable1, StencilEnable1);

EMO = { {24(ColorEnable0)}, (8(StencilEnable0)) };
Em1 = { {24(ColorEnable1)}, (8(StencilEnable1)) };

Casex ([FixelSize. PixelAddress)]

7'b000-xxxx: EnableMask = (CM1, CM1, CM1, CM1, CM0, CM0, CM0,

CKO) F

7'b001-xxxx: EnableMask - (DM1, CM1, DM1, CM1, DM0, CM0, DM0,

CMO);

7'b010-x0xx: EnableMask = (DMO, DM1, CM1, CM1, CM0, CM0, CM0,

GMO) ;

7'b020-x1xx: EnableMask - (DNO, DN1, CN1, CN1, CN0, DM0, CM0, 7'b011-xxxx: EnableMask - (EN1, DN1, CN1, CN1, EN0, DN0, CM0,

CHO);

.

and endfunction

[0270]2.5.5 SelectPlaneMask

[0271]

【数29】

SelectPlaneMaskは、512ビットプレーンマスクレジ スタから適切な128ビット区分を選択する。

```
84
```

```
function [255:0] SelectPlaneMask;
   input [3:0] PixelAddress:
   input [2:0] PixelSize;
   imput [511:0] PlaneMask;
   begin
    casex({PixelSize, PixelAddress})
   7'b00x-x0xx: SelectPlameMask = PlaneMask[255:01;
    7,h010-x60x: SelectPlansHask - PlancHask[255:0];
   7'b010-x01x:
                      SelectPlaneHask
                                                    (PlancMask[511:384],
PlaneMask(127:0]);
   7,b011-x0xx: SelectPlaneMask = PlaneMask(255:0);
   7'blax-x0xx: SelectPlaneMask = PlaneMask(255:01)
   7'bxxx-xlxx: SelectPlaneMask = PlaneMask(511:256);
   endcase
   end
```

【0272】2.5.6 ピクセルALUからSRAMへのマスク

*スクを生成する。

PaluToSramMaskは、WriteEnableMask、PixelAddressMask、EnableMask、およびSelectPlaneMaskの結果に対して

[0273]

【数30】

ビットごとに論理積をとって、最後のビットごと書込マ*function [255:0] PaluToSranMaskr

endfunction

input [3:0] PixelAddress:
input ColorEnable1,

input ColorEnable1,ColorEnable0,
input DepthEnable1,DepthEnable0,
input StencilEnable1,StencilEnable0,

// Info from register fields

input [2:0] PixelSize; input [15:0] AlphaMask; input [7:0] StenoilMask; input [511:0] PlaneMask;

begin

PaluToSramMask
WriteEnableMask(WriteEnable) &
PixelAddressMask(DualPixel, PixelAddress, PixelSize) &
EnableMask(PixelAddress.

ColorEnable1, ColorEnable0, DepthEnable1, DepthEnable0,

StencilEnable1, StencilEnable0, FixelSize, DepthMask) & SelectFlameMask(FixelAddress, FixelSize, PlaneMask);

endfunction

【0274】3.0 ピクセルフォーマット

デュアルピクセル 3 DRAMチップ 1 1 0 は、8 ビットから 5 1 2 ビットまでの多種多様のピクセルフォーマットを サポートする。8 ビットから 3 2 ビットまでのピクセル サイズは、三次元グラフィックスレンダリングオペレーションはサポートしない。2 5 6 ビットおよび 5 1 2 ビ※

※ットのピクセルサイズは、マルチサンプリングされたアンチエイリアシングオペレーションをサポートする。下の表24は、種々のピクセル速度およびサイズについて、ピークピクセル速度を列挙する。

[0275]

【表24】

表 24 種々のピクセル転送およびサイズに対するピークピクセル速度

(単位:Mピクセル/秒)

t かか 当りの t 計数	NL クリア 速度	FL クリア 速度	20 レンタ・リンク・	30 レンタ・リンク・	デ イスブ bイ
8	12,800	51,200	1600	-	1600
16	6400	25,600	800	-	800
32	3200	12,800	400	-	400
64	1600	6400	400	267-400	400
128	800	3200	400	200-400	267
256	400	1600	200	65.7	200
512	200	800	200	50	200

【0276】デュアルピクセル3DRAMデバイス110の *または1,048,576ビットに等しい。 3つの実施例のピクセル容量を、下の表25に示す。こ 【0277】 こで、1Kは1024ビットに等しく、1Mは1024K * 【表25】

蹇 25	ピクセルサー	くズおよびデバイスサ	イズによ	るピクセル容量

F 040 000		
5,242,880	10,485,760	20,971,520
2,621,440	5,242,880	10,485,760
1,310,720	2,621,440	5,242,880
655,360	1,310,720	2,621,440
327,680	655,360	1,310,720
163,840	327,680	655,360
81,920	163,840	327,680
	2,621,440 1,310,720 655,360 327,680 163,840	2,621,440 5,242,880 1,310,720 2,621,440 655,360 1,310,720 327,680 655,360 163,840 327,680

【0278】図98から図178は、表25に示した種々のピクセルフォーマットがデュアルピクセル3DRAMチップ110においてどのように処理されるかを示す。

【0279】3.1 8ビットピクセルフォーマット 図98から図102は、デュアルピクセル3DRAMチップ 110によって8ビットピクセルをどのように処理する ことができるかを示す。8ビットピクセルでレンダリン 20 グされたグラフィックスについては、表示リフレッシュ は1バイト/ピクセルを要し、二次元書込は1バイト/ ピクセルを要する。

【0280】図98は、8ビットピクセルからライン164へ、およびライン164からページ162への、考えられるディスプレイマッピングを示す。

【0281】図99は、RPIX、SPIXまたはDPIXオペレーションのための、8ビットピクセルの考えられるキャッシュライン編成を示す。

【0282】図100は、RDATオペレーションを使用す 30 る場合に見られる、8ビットピクセルの考えられるキャッシュライン編成を示す。

【0283】図101は、8ビットピクセルのための考えられるフォーマットを示す。ここで、「I」は8ビットインデックスカラーを表わし、これは、SRAMピクセルバッファ118内の256ビットエントリをアドレシングするのに使用される。各エントリは、赤につき8ビット、緑につき8ビット、および青につき8ビットを有する。これによりプログラマは、ピクセルあたりわずか8ビットで、可能な16,77,216(2³)色からど40の256色でも選択することができる。

【0284】図102は、図101に特定されたフォーマットの8ビットピクセルの表示リフレッシュオペレーションが8ピクセルを送信するのに2サイクルのRPIXオペレーションを必要とする様子を示す。

【0285】3.2 16ビットピクセルフォーマット 図103から図111は、デュアルピクセル3DRAMチッ プ110によって16ビットピクセルをどのように処理 することができるかを示す。二次元ラスタオペレーショ ンは2バイト/ピクセルを要し、二次元ブレンドオペレ 50 ーションは4バイト/ピクセルを要する。

【0286】図103は、16ビットピクセルからライン164へ、およびライン164からページ162への、考えられるディスプレイマッピングを示す。

【0287】図104は、RPIX、SPIXまたはDPIXオペレーションのための、16ビットピクセルの考えられるキャッシュライン編成を示す。

【0288】図105は、RDATオペレーションを使用する場合に見られる、16ビットピクセルの考えられるキャッシュライン編成を示す。

【0289】図106は、16ビットピクセルのための以下のフォーマットを示す:アルファ:4、赤:4、 緑:4、青:4。アルファ、赤、緑および青の各成分は、4ビットで表わされる。

【0290】図107は、図106に特定されたフォーマットの4つの16ビットピクセルを送信するのに、表 示リフレッシュオペレーションが2サイクルのRPIXオペレーションを必要とする様子を示す。

【0291】図108は、16ビットピクセルのための以下の代替的なフォーマットを示す:赤:5、緑:6、青:5。ここで、赤成分は5ビットで表わされ、緑成分は6ビットで、青成分は5ビットで表わされる。このピクセルフォーマットではアルファ成分は使用されない。

【0292】図109は、図108に特定されたフォーマットの4つの16ビットピクセルを送信するのに2サイクルのRPIXオペレーションを必要とする、表示リフレッシュオペレーションを示す。

【0293】図110は、16ビットピクセルのための以下の代替的なフォーマットを示す:アルファ:1、赤:5、緑:5、青:5。アルファピクセル成分は1ビットで表わされ、赤、緑および青のピクセル成分は各々、5ビットで表わされる。

【0294】図111は、図110に特定されたフォーマットの4つの16ビットピクセルを送信するのに2サイクルのRPIXオペレーションを必要とする、表示リフレッシュオペレーションを示す。

【0295】3.3 32ビットピクセルフォーマット

図112から図118は、デュアルピクセル3DRAMチップ110によって32ビットピクセルをどのように処理することができるかを示す。表示リフレッシュは4バイト/ピクセルを要し、二次元書込は4バイト/ピクセルを要する。

【0296】図112は、32ビットピクセルからライン164へ、およびライン164からページ162への、考えられるディスプレイマッピングを示す。

【0297】図113は、RPIX、SPIX、またはDPIXオペレーションのための、32ビットピクセルの考えられる 10キャッシュライン編成を示す。

【0298】図114は、RDATオペレーションを使用する場合に見られる、32ビットピクセルの考えられるキャッシュライン編成を示す。

【0299】図115は、32ビットピクセルのための以下のフォーマットを示す:アルファ:8、赤:8、緑:8、青:8。アルファ、赤、緑および青のピクセル成分は各々、8ビットで表わされる。

【0300】図116は、図115に特定されたフォーマットの2つの32ビットピクセルを送信するのに、表 20 示リフレッシュオペレーションが2サイクルのRPIXオペレーションを必要とする様子を示す。

【0301】図117は、32ビットピクセルの以下のフォーマットを示す:赤:10、緑:10、青:10。赤、緑および青のピクセル成分は各々、10ビットで表わされる。アルファ成分は存在しない。

【0302】図118は、図117に特定されたフォーマットの2つの32ビットピクセルを送信するのに、表示リフレッシュオペレーションが2サイクルのRPIXオペレーションを必要とする様子を示す。

【0303】3.464ビットピクセルフォーマット 図119から図137は、デュアルピクセル3DRAM11 0によって64ビットピクセルをどのように処理することができるかを示す。二次元フィルおよび表示リフレッシュオペレーションについては、2つのピクセルは2サイクル内でアクセスすることができる。

【0304】表示リフレッシュは4バイト/ピクセルを要し、二次元レンダリングオペレーションは4バイト/ピクセルを要する。三次元レンダリングオペレーションは、6バイト/ピクセルを要する。

【0305】図119は、64ビットピクセルからライン164へ、およびライン164からページ162への、考えられるディスプレイマッピングを示す。

【0306】図120は、RPIX、SPIX、またはDPIXオペレーションのための、64ビットピクセルの考えられるキャッシュライン編成を示す。

【0307】図121は、RDATを使用する場合に見られる、64ビットピクセルの考えられるキャッシュライン 編成を示す。

【0308】図122は、64ビットピクセルのための 50 マットの2つの64ビットピクセルを送信するのに、表

以下のフォーマットを示す:WID:4、アルファ:8、赤:8、緑:8、青:8。アルファ、赤、緑および青のピクセル成分は各々、8ビットで表わされ、ウィンドウIDは4ビットで表わされる。このフォーマットは、三次元のアプリケーションをサポートしない。

【0309】図123は、図122に特定されたフォーマットの2つの64ビットピクセルを送信するのに、表示リフレッシュオペレーションが2サイクルのRPIXオペレーションを必要とする様子を示す。

【0310】図124は、64ビットピクセルのための以下のフォーマットを示す:WID:4、赤:10、緑:10、青:10。アルファ、赤、緑および青のピクセル成分は各々、10ビットで表わされる。このフォーマットは、三次元のアプリケーションをサポートしない。

【0311】図125は、図124に特定されたフォーマットの2つの64ビットピクセルを送信するのに、表示リフレッシュオペレーションが2サイクルのRPIXオペレーションを必要とする様子を示す。

【0312】図126は、64ビットピクセルのための以下のフォーマットを示す:WID:4、デプス/ステンシル:28、2*(アルファ:4、赤:4、緑:4、青:4)。このピクセルフォーマットは、各4ビットのアルファ、赤、緑および青のピクセル成分を2組と、28ビットのデプス/ステンシルフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0313】図127は、図126に特定されたフォーマットの2つの64ビットピクセルを送信するのに、2サイクルのRPIXオペレーションを必要とする、表示リフレッシュシーケンスを示す。

【0314】図128は、64ビットピクセルのための以下のフォーマットを示す:WID:4、オーバレイ:4、デプス/ステンシル:24、2*(アルファ:4、赤:4、緑:4、青:4)。このピクセルフォーマットは、各々4ビットのアルファ、赤、緑および青のピクセル成分を2組と、24ビットのデプス/ステンシルフィールドと、4ビットのオーバレイフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0315】図129は、図128に特定されたフォーマットの2つの64ビットピクセルを送信するのに、表 40 示リフレッシュオペレーションが2サイクルのRPIXオペレーションを必要とする様子を示す。

【0316】図130は、64ビットピクセルのための以下のフォーマットを示す:WID:4、デプス/ステンシル:28、2*(赤:5、緑:6、青:5)。このピクセルフォーマットは、5ビットの赤、6ビットの緑および5ビットの青のピクセル成分を2組と、28ビットのデプス/ステンシルフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0317】図131は、図130に特定されたフォーマットの2つの64ビットピクセルを送信するのに、表

40

示リフレッシュが2サイクルのRPIXオペレーションを必 要とする様子を示す。

【0318】図132は、64ビットピクセルのための以下のフォーマットを示す:WID:4、オーバレイ:4、デプス/ステンシル:24、2*(赤:5、緑:6、青:5)。このピクセルフォーマットは、5ビットの赤、6ビットの緑および5ビットの青のピクセル成分フィールドを2組と、24ビットのデプス/ステンシルフィールドと、4ビットのオーバレイフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0319】図133は、図132に特定されたフォーマットの2つの64ビットピクセルを送信するのに、表示リフレッシュオペレーションが2サイクルのRPIXオペレーションを必要とする様子を示す。

【0320】図134は、64ビットピクセルのための以下のフォーマットを示す:WID:4、デプス/ステンシル:28、2*(アルファ:1、赤:5、緑:5、青:5)。このフォーマットは、赤、緑および青のピクセル成分につき各々5ビットのフィールドを2組と、アルファピクセル成分のための1ビットフィールドを2組 20と、28ビットのデプス/ステンシルフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0321】図135は、図134に特定されたフォーマットの2つの64ビットピクセルを送信するのに、表示リフレッシュが2サイクルのRPIXオペレーションを必要とする様子を示す。

【0322】図136は、64ビットピクセルのための以下のフォーマットを示す:WID:4、オーバレイ:4、デプス/ステンシル:24、2*(アルファ:1、赤:5、緑:5、青:5)。このフォーマットは、赤、緑および青の各ピクセル成分につき各々5ビットのフィールドを2組と、アルファピクセル成分のための1ビットフィールドを2組と、24ビットのデプス/ステンシルフィールドと、4ビットのオーバレイフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0323】図137は、図136に特定されたフォーマットを有する2つの64ビットピクセルを送信するのに、表示リフレッシュが2サイクルのRPIXオペレーションを必要とする様子を示す。

【0324】3.5 96ビットピクセルフォーマット 図138から図152は、デュアルピクセル3DRAMチップ110によって96ビットピクセルをどのように処理 することができるかを示す。このピクセルフォーマット では、ピクセルあたりデータの56ビットが書込まれ、 ピクセルあたり40ビットが表示されて、5ピクセルを 8サイクル内にパッキングすることが可能である。表示 リフレッシュは6. 4バイト/ピクセルを要し、二次元 のレンダリングオペレーションは4バイト/ピクセルを 要する。

【0325】図138は、96ビットピクセルからライ 50 このフォーマットは、赤、緑および青の各ピクセル成分

ン164へ、およびライン164からページ162へ の、考えられるディスプレイマッピングを示す。

【0326】図139は、RPIX、SPIX、またはDPIXオペレーションのための、96ビットピクセルの考えられるキャッシュライン編成を示す。

【0327】図140は、RDATを使用する場合に見られる、96ビットピクセルの考えられるキャッシュライン 編成を示す。

【0328】図141は、96ビットピクセルのための1つのフォーマットを示す:WID:4、デプス/ステンシル:28、2*(オーバレイ:8、赤:8、緑:8、青:8)。このフォーマットは、オーバレイ、赤、緑および青の各ピクセル成分につき各々8ビットのフィールドを2組と、28ビットのデプス/ステンシルフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0329】図142は、表示リフレッシュが、図14 1に特定されたフォーマットを有する2つの96ビット ピクセルを送信するのに3サイクルのRPIXオペレーショ ンを、または、図141に特定されたフォーマットを有 する1つの96ビットピクセルを送信するのに2サイク ルのRPIXオペレーションを、必要とする様子を示す。

【0330】図143は、96ビットピクセルのための以下のフォーマットを示す:WID:4、デプス/ステンシル:28、2*(アルファ:8、赤:8、緑:8、青:8)。このフォーマットは、アルファ、赤、緑および青の各ピクセル成分につき各々8ビットのフィールドを2組と、28ビットのデプス/ステンシルフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0331】図144は、図143に特定された96ビットピクセルフォーマットの表示リフレッシュが、2つのピクセルを送信するのに3サイクルのRPIXオペレーションを、または、1つのピクセルを送信するのに2サイクルのRPIXオペレーションを必要とする様子を示す。

【0332】図145は、96ビットピクセルのための以下のフォーマットを示す:WID:4、オーバレイ:4、デプス/ステンシル:24、2*(アルファ:8、赤:8、緑:8、青:8)。このフォーマットは、アルファ、赤、緑および青の各ピクセル成分につき各々8ビットのフィールドを2組と、4ビットのオーバレイフィールドと、4ビットのウィンドウIDフィールドとを含to

【0333】図146は、図145に特定された96ビットピクセルフォーマットの表示リフレッシュが、2つのピクセルを送信するのに3サイクルのRPIXオペレーションを、または、1つのピクセルを送信するのに2サイクルのRPIXオペレーションを必要とする様子を示す。

【0334】図147は、96ビットピクセルのための 以下のフォーマットを示す:WID:4、デプス/ステン シル:28、2*(赤:10、緑:10、青:10)。

につき各々10ビットのフィールドを2組と、28ビットのデプス/ステンシルフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0335】図148は、図147に特定された96ビットピクセルフォーマットの表示リフレッシュが、2つのピクセルを送信するのに3サイクルのRPIXオペレーションを、または、1つのピクセルを送信するのに2サイクルのRPIXオペレーションを必要とする様子を示す。

【0336】図149は、96ビットピクセルのための以下のフォーマットを示す:WID:4、オーバレイ:4、デプス/ステンシル:24、2*(赤:10、緑:10、青:10)。このフォーマットは、赤、緑および青の各ピクセル成分につき各々10ビットのフィールドを2組と、24ビットのデプス/ステンシルフィールドと、4ビットのオーバレイフィールドと、4ビットのウィンドウIDフィールドとを含む。

【0337】図150は、図149に特定された96ビットピクセルフォーマットの表示リフレッシュが、2つのピクセルを送信するのに3サイクルのRPIXオペレーションを、または、1つのピクセルを送信するのに2サイ 20 クルのRPIXオペレーションを、必要とする様子を示す。

【0338】図151は、96ビットピクセルのための以下のフォーマットを示す:WID:4、オーバレイ:4、デプス/ステンシル:24、4*(アルファ:4、赤:4、緑:4、青:4)。このフォーマットは、アルファ、赤、緑および青の各ピクセル成分につき各々4ビットのフィールドを2組と、24ビットのデプス/ステンシルフィールドと、4ビットのオーバレイフィールド

【0339】図152は、図151に特定された96ビ 30 ットピクセルフォーマットの表示リフレッシュが、2つのピクセルを送信するのに3サイクルのRPIXオペレーションを、または、1つのピクセルを送信するのに2サイクルのRPIXオペレーションを必要とする様子を示す。

と、4ビットのウィンドウIDフィールドとを含む。

【0340】3.6 128ビットピクセルフォーマット 図153から図161は、デュアルピクセル3DRAMチップ110によって128ビットピクセルをどのように処理することができるかを示す。このデプスにおいては、ピクセルあたり64ビットが書込まれ、ピクセルあたり48ビットが表示されて、4ピクセルを3サイクル内に40パッキングすることが可能となる。二次元の性能を高めるために、ピクセルをサイクルあたり2ピクセルの速度で更新することもできる。表示リフレッシュは6バイト/ピクセルを要し、二次元のレンダリングオペレーションは4バイト/ピクセルを要する。128ビットピクセルフォーマットはすべて、一定位置の8ビットWIDフィールドを有する。

【0341】図153は、128ビットピクセルからライン164へ、およびライン164からページ162への、考えられるディスプレイマッピングを示す。

【0342】図154は、RPIX、SPIX、またはDPIXオペレーションのための、128ビットピクセルの考えられるキャッシュライン編成を示す。

【0343】図155は、RDATオペレーションを使用する場合に見られる、128ビットピクセルの考えられるキャッシュライン編成を示す。

【0344】図156は、128ビットピクセルのための以下のフォーマットを示す:WID:8、デプス:32、ステンシル:8、2*(オーバレイ:8、アルファ:8、赤:8、緑:8、青:8)。このフォーマットは、オーバレイ、アルファ、赤、緑および青の各ピクセル成分につき各々8ビットのフィールドを2組と、8ビットのステンシルフィールドと、32ビットのデプスフィールドと、8ビットのウィンドウIDフィールドとを含む。

【0345】図157は、図156に特定された128 ビットピクセルフォーマットの表示リフレッシュが、2 つのピクセルを送信するのに3サイクルのRPIXオペレー ションを必要とする様子を示す。

【0346】図158は、128ビットピクセルのための以下のフォーマットを示す:WID:8、デプス:32、ステンシル:8、2*(オーバレイ:8、赤:10、緑:10、青:10)。このフォーマットは、赤、緑、および青の各ピクセル成分につき各々10ビットのフィールドを2組と、オーバレイのための8ビットのフィールドを2組と、8ビットのステンシルフィールドと、32ビットのデプスフィールドと、8ビットのウィンドウIDフィールドとを含む。

【0347】図159は、図158に特定されたフォーマットを有する128ビットピクセルの表示リフレッシュが、2つのピクセルを送信するのに3サイクルのRPIXオペレーションを必要とする様子を示す。

【0348】図160は、128ビットピクセルのための以下のフォーマットを示す:WID:8、ステンシル:8、デプス:32、2*(アルファ:10、赤:10、緑:10、青:10)。このフォーマットは、アルファ、赤、緑および青の各ピクセル成分につき各々10ビットのフィールドを2組と、32ビットのデプスフィールドと、8ビットのステンシルフィールドと、8ビットのウィンドウIDフィールドとを含む。

【0349】図161は、図160に特定されたフォーマットを有する128ビットピクセルの表示リフレッシュが、2つのピクセルを送信するのに3サイクルのRPIXオペレーションを必要とする様子を示す。

【0350】3.7 マルチサンプル・ポリゴン・アンチエ イリアシング

256ビットまたは512ビットのフォーマットを有す るピクセルは、マルチサンプル・ポリゴン・アンチエイ リアシング・レンダリングオペレーションをサポートす 50 る。いくつかのポリゴン・アンチエイリアシングのアル

ゴリズムを、それらに関連する利点に焦点を当てて、以下に説明する。

【0351】3.7.1 累算バッファ

このアルゴリズムは、複数のエイリアシングされたイメージを累算して、最終のアンチエイリアシングされたイメージを生成する。エイリアシングされた各イメージは、XおよびY方向にオフセットされた異なるサブピクセルでレンダリングされる。エイリアシングされた最終イメージは、累算バッファの現時点における内容に加算される。すべてのエイリアシングされたイメージがレンダ 10リングされかつ累算されると、累算バッファ内のピクセル成分を累算されたイメージの数で除して、最終的なアンチエイリアシングされたイメージが生成される。

【0352】累算バッファは、非常に柔軟な技術であって、ポリゴン・アンチエイリアシングに加えて、モーションブラー、フィールドの奥行き、ソフトシャドーに対応することができる。

【0353】累算バッファは品質および柔軟性の面で非常に優れているが、この技術はアンチエイリアシングされた最終的なイメージを生成するのに時間がかかりすぎ 20るため、高いフレームレートのアプリケーションには不適切な場合がある。

【0354】この技術に関する詳細な説明は、以下の出版物に記載されており、これをここに引用により援用する。ポール・ヘバーリ(Haeberli, Paul)、K.アクレー(K. Akeley)による「累算バッファ:高品質レンダリングのためのハードウェアサポート("The Accumulation Buffer: Hardware Support for High-Quality Rendering")」、Computer Graphics、Vol. 24、No. 4、1990年8月、第309~318頁。

【0355】3.7.2 Aバッファ

このアルゴリズムは、各ピクセルについて、ポリゴンフラグメントのソートされたリストを保持する。もし1つの三角形が1つのピクセルを完全にカバーし、かつ完全に不透明である場合、その三角形の背後のフラグメントはすべて捨ててもよい。そうでない場合には、フラグメントはそのリストの適切な場所に挿入される。各フラグメントは、最小でも、色、デプス、ピクセルマスク、および次のフラグメントへのポインタ、の成分を有する。フレーム全体のレンダリングが終わった後に、すべての40ピクセルについて最終的な色へのフラグメントリストを決めるのに、付加的な処理が必要である。

【0356】Aバッファのアルゴリズムは、透明な三角形を正しくレンダリングするのに非常に優れており、それらの三角形がデプスによってソートされていない場合であっても問題はない。Aバッファのアルゴリズムは通常、三角形が互いに交わる場合には、相当量の付加的な情報が各フラグメントにストアされていない限り、うまく処理することができない。Aバッファルゴリズムの主要な欠点は、ピクセルあたり、無限量の記憶領域および50

処理を要することである。必要とされるフレームバッフ ア記憶領域は、1フレーム内のポリゴンの数にほぼ比例 する。

【0357】この技術の詳細な説明は、以下の出版物に記載されており、これをここに引用により援用する。ローレン・カーペンター(Carpenter、Loren)による「Aバッファ、アンチエイリアス隠面の方法("The A-buffer, an Anti-aliased HiddenSurface Method")」、Computer Graphics、Vol. 18、No. 3、1984年7月、第103~108頁。

【0358】3.7.3 マルチサンプル

マルチサンプルアンチエイリアシングは、ピクセルあたりいくつかのサンプルをストアする。各サンプルは、そのピクセル内またはそのピクセルの近辺の異なる場所に位置決めされる。サンプルは、色情報をストアするか、または、色、デプスおよびステンシルの情報をストアする。ピクセルをレンダリングするとき、三角形の内部に存在するサンプルが算出されて、フレームバッファ内のサンプルとマージされる。フレーム全体がレンダリングされた後に、サンプルのすべての色の重み付平均が、表示装置に送られる。

【0359】図162は、2つのピクセルおよび、各ピクセル内の各サンプルの場所を示す。現時点の三角形の内部のサンプルは中黒の丸で示し、その三角形の外部のサンプルは中空の丸で示す。

【0360】マルチサンプルアンチエイリアシングは、フレームあたりレンダリングされる三角形の数にかかわらず、ピクセルあたり一定量の記憶領域を必要とする。この技術は、OpenGLまたはDirectXに対するAPIの変更を30 ほとんど必要とせず、必要なのは、アンチエイリアシング機能をイネーブルまたはディセーブルするための何らかの方法のみである。

【0361】この技術の詳細な説明は以下の出版物に記載されており、これをここに引用により援用する。カート・アクレー (Akeley、Kurt) による「リアリティエンジン・グラフィックス ("RealityEngine Graphics")」、Computer Graphics、1993年8月、第109~116頁。

【0362】3.7.3.1 サンプルあたり色のみこの場合、各ピクセルはWID、ステンシル、デプス、バックカラー、フロントカラーのための記憶領域を有し、各サンプルは色のための記憶領域を有する。レンダリングコントローラ102は、共通のピクセル色、共通のピクセルデプス、および、そのサンプルが三角形の内部にあるか否かを示すサンプルあたり1ビットを送る。三角形の辺は、正しくアンチエイリアシングされる。ただし、三角形の交点は、ピクセルがデプス値を1つしかストアしていないため、エイリアシングされるであろう。これを下に、verilogコードで説明する。

[0363]

```
【数31】
```

【0364】3.7.3.2 サンプルあたり色およびデプスこの場合、各ピクセルはWID、バックカラー、およびフロントカラーのための記憶領域を有し、各サンプルは色、デプス、およびステンシルのための記憶領域を有する。レンダリングコントローラ102は、共通のピクセル色、サンプルあたり1つの異なるデプス値、および、*

if WID test passes {

* そのサンプルが三角形の内部にあるか否かを示すサンプルあたり1ビットを送る。三角形の辺および交点の両方が、正しくアンチエイリアシングされるであろう。これを下に、verilogコードで説明する。

[0365]

【数32】

```
colorsum = 0
for each sample {
    if sample is inside triangle {
        update sample stencil
        if sample's stencil and depth tests pass {
            merge source color with sample color
            overwrite sample depth
        }
    }
    colorsum += sample color
}
back color = colorsum / # of samples
```

【0366】3.7.4 サンプルあたり色およびデプスの速度改良

デプス値は通常、次のように、XおよびYの1次関数として計算される。

[0367]

【数33】

※【0368】この等式は下のように書き換えることができるが、この方がより有益である。

[0369]

【数34】

【0370】通常、ピクセル内のサンプル位置は、図163に示すように、ピクセル内の中央、隅部、またはある固定された基準点から、XおよびY方向に同じだけオフセットされている。

【0371】もし、ピクセルの中央(または他の何らか

の基準点) におけるデプスがわかっていれば、サンプルnのデプスは、次の式で計算することができる。

[0372]

【数35】

 $Depth(X + \Delta X_a, Y + \Delta Y_a) = Depth(X, Y) + \frac{dDepth}{dX} \Delta X_a + \frac{dDepth}{dY} \Delta Y_a$

【0373】この計算は、2つのステップで行なうこと * 【0374】 ができる。 * 【数36】

 $\Delta Depth_n = \frac{dDepth}{dX} \Delta X_n + \frac{dDepth}{dY} \Delta Y_n$

 $Depth(X + \Delta X_n, Y + \Delta Y_n) = Depth(X, Y) + \Delta Depth_n$

ここで、 $\frac{dDuph}{dt}$ および $\frac{dDuph}{dt}$ の項は、同じ三角形の中のすべての

ピクセルについて同じである。したがって、ADepth。の項もまた、

20

同じ三角形内のすべてのピクセルについて同じとなる。

【0375】1つの三角形につき、各サンプルの(Dept ha 項をすべて一度に計算して、それらをレジスタ書込としてデュアルピクセル3DRAMのピクセルALUへと、その三角形内の最初のピクセルをレンダリングする前に、送信することが可能である。その後、その三角形内の各ピクセルについて、ピクセルの中央(または何らかの他の基準点)における色およびデプス値のみが送信される。各サンプルにおけるデプス値は、以下の式を用いて計算される。

[0376]

【数37】

 $Depth(X+\Delta X_n, Y + \Delta Y_n) = Depth(X, Y) + \Delta Depth_n$

【0377】もし各サンプルがデュアルピクセル3DRAM のピクセルALU内に専用のデプス加算器、デプス比較器、および色プレンドユニットを有する場合には、アンチエイリアシングされたピクセル全体を1つのオペレーションでレンダリングすることが可能であろう。デュアルピクセル3DRAMチップ110は、このような能力を有する。

【0378】3.8 256ビットピクセルフォーマット (4×マルチサンブル)

図164から図169は、デュアルピクセル3DRAMチップ110によって256ビットピクセルをどのように処理することができるかを示す。128ビットピクセルに加えて、チップ110は、ピクセルあたり4つのサブサンプルをストアすることができる。ピクセルを書込むために、チップ110は色およびデプス値、ならびに、4ビットのサンプルマスクを送る。ピクセルALUがサイクルあたり2つのサンプルを処理することができる場合、チップ110は2サイクルで各ピクセルを更新することが可能である。ピクセルが更新される間、4つのサンプルのすべての色値が累算されて、AまたはB色バッファに書込まれる。

【0379】マルチサンプルアンチエイリアシングは、 バレイ、アルファ、 がんパッファをベースとするアンチエイリアシングよりも つき各々8ビットので実装が容易である。マルチサンプルは、ピクセルを更新 ファ、赤、緑およびでするのに、ピクセルあたり大量ではあるが有限量の記憶 50 色サンプルとを含む。

領域と、一定量の時間とを要するが、フレームのレンダリングとそのフレームの表示との間に、フラグメント決定処理ステージを必要としない。三角形の速度が1秒あたり数百万個であるとき、ほとんどのピクセルは部分的にカバーされており、Aバッファのフィル速度は、フラグメントの記憶領域の要求が飛躍的に増大するのにつれて低速化するであろう。

【0380】表示リフレッシュは8バイト/ピクセルを要し、二次元のレンダリングは4バイト/ピクセルを、三次元のレンダリングは9バイト/ピクセルを要する。 【0381】256ビットピクセルフォーマットはすべて、一定位置の8ビットWIDフィールドを有する。すべてのレンダリングフォーマットは、2サイクルのSPIXオペレーションまたは2サイクルのDPIXオペレーションを要する。表示リフレッシュは、1つのピクセルを送信するのに、2サイクルのRPIXオペレーションを必要とす

【0382】図164は、256ビットピクセルからライン164へ、および、ライン164からページ162 への、考えられるディスプレイマッピングを示す。

【0383】図165は、RPIX、SPIX、およびDPIXオペレーションのための、256ビットピクセルの考えられるキャッシュライン編成を示す。

【0384】図166は、RDATオペレーションを使用する場合に見られる、256ビットピクセルの考えられるキャッシュライン編成を示す。

【0385】図167は、256ビットピクセルのための以下のフォーマットを示す:WID:8、ステンシル:8、デプス:32、2*(オーバレイ:8、アルファ:8、赤:8、緑:8、青:8)、4*(アルファ:8、赤:8、緑:8、青:8)。このフォーマットは、ウィンドウIDおよびステンシルにつき各8ビットのフィールドと、デプスのための32ビットのフィールドと、オーバレイ、アルファ、赤、緑および青の各ピクセル成分につき各々8ビットのフィールドを2組と、さらに、アルファ、赤、緑および青の各8ビットの成分を含む4つの色サンプルとを含む。

【0386】図168は、図167に特定された256 ビットピクセルフォーマットの表示リフレッシュが、1 つのピクセルを送信するのに2サイクルのRPIXオペレー ションを必要とする様子を示す。

【0387】図169は、256ビットピクセルフォーマットのための、SRAM読出/書込フォーマットを示す。 【0388】3.9512ビットピクセルフォーマット (6×マルチサンプル)

図170から図178は、デュアルピクセル3DRAMチップ110によって512ビットピクセルをどのように処 10理することができるかを示す。このピクセルフォーマットは、6×マルチサンプリングオペレーションをサポートする。このフォーマットにおいて、ピクセルあたり6つのサブサンプルが、128ビットピクセルに加えてストアされる。ピクセルを書込むために、共通の色値が最初に送信され、これに6つのデプス値が続く。もしピクセルALUが1サイクルあたり2つのサンプルを処理することができれば、各ピクセルは8サイクルで更新することが可能である。ピクセルが更新されている間に、6つのサンプルのすべての色値が累算されて、AまたはB色バ 20ッファに書込まれる。

【0389】マルチサンプリングによるアンチエイリアシングは、Aバッファをベースとするアンチエイリアシングよりも実装が容易である。マルチサンプリングは、ピクセルを更新するのに、ピクセルあたり大量ではあるが有限量の記憶領域、および、一定量の時間を必要とするが、フレームのレンダリングとそのフレームの表示との間に、フラグメント決定ステージを必要とはしない。このマルチサンプリングの技術は、互いに貫通する面をアンチエイリアシングする。Aバッファを強化して互いに貫通する面をアンチエイリアシングするのは費用が高くつく。三角形の速度が1秒あたり数百万個である場合、ほとんどのピクセルは部分的にカバーされており、Aバッファのフィル速度は、フラグメント記憶領域の要件が大いに増大する一方で、低速化することになる。

【0390】表示リフレッシュは8バイト/ピクセルを要し、二次元のレンダリングオペレーションは4バイト/ピクセルを、三次元のレンダリングオペレーションは32バイト/ピクセルを要する。

【0391】512ビットピクセルフォーマットはすべ 40 て、一定位置の8ビットWIDフィールドを有する。

【0392】図170は、512ビットピクセルからライン164へ、および、ライン164からページ162への、考えられるディスプレイマッピングを示す。

【0393】図171は、RPIX、SPIXまたはDPIXオペレーションのための、512ビットピクセルの考えられるキャッシュライン編成を示す。

【0394】図172は、RDATオペレーションを使用する場合に見られる、512ビットピクセルの考えられるキャッシュライン編成を示す。

【0395】図173は、512ビットピクセルのための1つのフォーマットを示す:WID:8、2*(オーバレイ:8、アルファ:8、赤:8、緑:8、青:8)、6*(アルファ:8、赤:8、緑:8、青:8、ステンシル/デプス:32)。このフォーマットは、各サンブルがアルファ、赤、緑および青の各ピクセル成分につき各々8ビットのフィールドおよびデプス/ステンシルのための32ビットのフィールドを有する6つのピクセルサンプルと、オーバレイ、アルファ、赤、緑および青の各ピクセル成分につき各々8ビットのフィールドを2組と、8ビットのウィンドウIDとを含む。

100

【0396】図174は、図173に特定された512 ビットピクセルフォーマットの表示リフレッシュが、1 つのピクセルを送信するのに2サイクルのRPIXオペレー ションを必要とする様子を示す。

【0397】図175は、図173に特定されたフォーマットの512ビットピクセルのための、SRAMピクセルバッファ118への読出フォーマットおよびSRAMピクセルバッファ118からの書込フォーマットを示す。

【0398】図176は、512ビットピクセルのための以下のフォーマットを示す:WID:8、2*(オーバレイ:8、赤:10、緑:10、青:10)、6*(赤:10、緑:10、青:10、ステンシル/デプス:32)。このフォーマットは、各サンプルが赤、緑および青の各ピクセル成分につき各々10ビットのフィールドおよびデプス/ステンシルのための32ビットのフィールドを有する6つのピクセルサンプルと、赤、緑および青の各ピクセル成分につき各々10ビットのフィールドを2組と、オーバレイのための8ビットのフィールドを2組と、8ビットのウィンドウIDとを含む。

【0399】図177は、図176に特定された512 ビットピクセルフォーマットの表示リフレッシュが、1 つのピクセルを送信するのに2サイクルのRPIXオペレー ションを必要とする様子を示す。

【0400】図178は、図176に特定されたフォーマットの512ビットピクセルのための、SRAMピクセルバッファ118への読出フォーマットおよびSRAMピクセルバッファ118からの書込フォーマットを示す。

【0401】4.0 双方向I/0

40 高速かつ同時の双方向送受信の実行可能ないくつかの実装例が、最近提示されてきている。この技術は、2つのデバイスをギガビット速度で接続する単一の配線を介して、データを双方向で送信することを可能にする。このセクションでは、このI/O技術を性能の向上またはコストの低減のためにデュアルピクセル3DRAMデバイスにどのように適用することができるかを示す。開示される高速かつ同時の双方向送受信の詳細な説明は、以下の出版物に提示されており、これをここに引用により援用する。M.ヘイコック(Haycock, M.)、R.ムーニー(Moone 50 y, R.)による「2.5 Gb/s双方向送受信技術("A 2.5

Gb/s Bidirectional Signaling Technology") 」、Hot Interconnects Symposium V、1997年8月、第149~156頁。

【0402】図179は、データピンを時分割するのに代えて、制御/アドレスピンを介して表示リフレッシュデータを送ることによって、性能を向上させる方式を図示する。この表示リフレッシュ経路は、表示リフレッシュ情報をフェッチするために制御およびアドレス情報を生成するのに、ステートマシンを必要とする。データピン上のトラフィックは通常、単一方向である。

【0403】図180は、ピクセルALUをレンダリングコントローラへと移動させることを可能にする方式を図示する。これらデータピンは、ソースおよび結果ピクセルデータの同時送信を可能にする。制御/アドレス情報および表示リフレッシュデータは、ピンの同じ組を共有する。

【図面の簡単な説明】

【図1】1組のデュアルピクセル3DRAMチップと、レンダリングコントローラと、レンダリングバスとアドレスおよび制御バスとの対と、ビデオ出力回路とを含む、ビ 20 デオディスプレイフレームバッファとも称されるグラフィックスサブシステムを示すブロック図である。

【図2】DRAMアレイ、SRAMピクセルバッファ、2つのピクセル算術論理演算装置(ALU)およびグローバルバスを含むデュアルピクセル3DRAMチップの一実施例を示す機能ブロック図である。

【図3】RAMBUS[™] またはSyncLink入力/出力インタフェ ース仕様のいずれかで動作するよう構成される、図2に 示される要素を含むデュアルピクセル3DRAMチップの一 実施例のためのダイサイズフロアプランの図である。

【図4】いくつかの処理要素の回路のある部分が共有される、2組の処理要素を含むピクセルALUの一実施例のブロック図である。

【図5】2つの別個の組の処理要素を含むピクセルALU の一実施例のブロック図である。

【図6】ピクセルALUの一実施例のための、4つのラスタオペレーション(ROP)/ブレンドユニット(ピクセルのアルファ、赤、緑および青成分の各々を処理するために1つずつ)と、デプスユニットと、ステンシルユニットと、ウインドウ識別(ID)ユニットとを含む処理要 40素の完全な組と、これらの処理要素に入力され、これらの処理要素から出力される情報の種類とを示す図である。

【図7】1つのROP/ブレンドユニットの一実施例を示 すブロック図である。

【図8】1つのラスタオペレーション (ROP) ユニット の一実施例を示すブロック図である。

【図9】1つの8ビットブレンドユニットの一実施例を 示すブロック図である。

【図10】1組の8ビットブレンドユニット計算を示す 50 すタイミングダイヤグラムの図である。

図である。

【図11】ブレンドユニットにおいて用いられるドット 分散型組織的ディザアルゴリズムを示す図である。

102

【図12】10ビットブレンドユニットの一実施例を示すブロック図である。

【図13】1組の10ビットブレンドユニット計算を示す図である。

【図14】一実施例のためのROP/ブレンドユニットへの入力マルチプレクサの詳細を示す図である。

10 【図15】デプス比較ユニットの一実施例を示すブロック図である。

【図16】ステンシル比較ユニットの一実施例を示すブロック図である。

【図17】ステンシルデータ経路の一実施例を示すブロック図である。

【図18】ウインドウID比較ユニットの一実施例を示す ブロック図である。

【図19】SRAMピクセルバッファの一実施例を示すブロック図である。

【図20】SRAMピクセルバッファの第2の実施例を示す ブロック図である。

【図21】高レベルでのデュアルピクセル3DRAMチップ のメモリ構成を示す図である。

【図22】デュアルピクセル3DRAMチップのメモリ構成 を示すより詳細なブロック図である。

【図23】SRAMピクセルバッファに関連してDRAMバンクメモリ構成の一実施例を示すブロック図である。

【図24】アドレスおよび制御ポートを示すブロック図である。

30 【図25】アドレスおよび制御(RQ)ピンを介するデュ アルピクセル3DRAMプロトコル構造を示す図である。

【図26】アドレスおよび制御ピンを介するバンクオペレーションプロトコルを示す図である。

【図27】ページプリチャージオペレーションを示すタイミングダイヤグラムの図である。

【図28】ページアクセスオペレーションを示すタイミ ングダイヤグラムの図である。

【図29】ページ変更オペレーションを示すタイミング ダイヤグラムの図である。

【図30】アドレスおよび制御(RQ) ピンを介するアイドルコマンドを示す図である。

【図31】アドレスおよび制御(RQ)ピンを介するRead Cache Line (RL) コマンド、Write Cache Line (WL) コマンド、Masked Write Cache Line (ML) コマンドお よびChange Cache Line (CL) コマンドを示す図であ ス

【図32】アドレスおよび制御(RQ)ピンを介するFlash Masked Write Cache Lineコマンドを示す図である。

【図33】Read Cache Line (RL) オペレーションを示

40

【図34】Write Cache Line (WL) オペレーションを示すタイミングダイヤグラムの図である。

【図35】Masked Write Cache Line (ML) オペレーションを示すタイミングダイヤグラムの図である。

【図36】Flash Masked Write Cache Line (FL) オペレーションを示すタイミングダイヤグラムの図である。

【図37】Change Cache Line (CL) オペレーションを 示すタイミングダイヤグラムの図である。

【図38】アドレスおよび制御 (RQ) ピンを介するアイドルコマンドを示す図である。

【図39】アドレスおよび制御(RQ)ピンを介するRead Data (RDAT) コマンド、Write Data (WDAT) コマンド およびBroadcast Data (BDAT) コマンドを示す図である。

【図40】アドレスおよび制御ピンを介するRead Regis ter (RREG) コマンド、Write Register (WREG) コマン ドおよびBroadcast Register (BREG) コマンドを示す図 である。

【図41】アドレスおよび制御ピンを介するRead Pixel (RPIX) コマンド、Single Pixel (SPIX) コマンドおよ 20 びDual Pixel (DPIX) コマンドを示す図である。

【図42】データ (DQ) ピンを介するグラフィックスデータ転送を示す図である。

【図43】 2サイクルRDATオペレーションとその後の3 サイクルRPIXオペレーションとを示すタイミングダイヤ グラムの図である。

【図44】WDAT、BDAT、WREGおよびDREGオペレーション のためのタイミングダイヤグラムの図である。

【図45】SPIXおよびDPIXオペレーションのためのタイミングダイヤグラムの図である。

【図46】3サイクルDPIX転送オペレーションを示すタ イミングダイヤグラムの図である。

【図47】複合2サイクル読出および2サイクル書込オペレーションを示すタイミングダイヤグラムの図である。

【図48】複合2サイクル読出および3サイクル書込オペレーションを示すタイミングダイヤグラムの図である。

【図49】複合3サイクル読出および2サイクル書込オペレーションを示すタイミングダイヤグラムの図である.

【図50】複合3サイクル読出および3サイクル書込オペレーションを示すタイミングダイヤグラムの図である。

【図51】4つの2サイクル読出オペレーションを示す タイミングダイヤグラムの図である。

【図52】8つの2サイクルDPIXオペレーションを示す タイミングダイヤグラムの図である。

【図53】図52の8つの2サイクルDPIXオペレーションを続けて示す図である。

【図54】いくつかのレジスタのためのデータフォーマットを示す図である。

【図55】PixelConfigレジスタのためのデータフォーマットを示す図である。

【図56】StencilDepthConfigレジスタのためのデータフォーマットを示す図である。

【図57】ColorOp[0] レジスタのためのデータフォーマットを示す図である。

【図58】ColorOp[1]レジスタのためのデータフォーマットを示す図である。

【図59】ConstantColorレジスタのためのデータフォーマットを示す図である。

【図60】DisplayConfigレジスタのためのデータフォーマットを示す図である。

【図61】WREGオペレーションからByteMaskおよびMLオペレーションによりどのように高速フィルを行なうかを示すタイミングダイヤグラムの図である。

【図62】FLオペレーションによってどのように非常に 高速のフィルを行なうかを示すタイミングダイヤグラム の図である。

【図63】入力データフォーマッタを示すブロック図である。

【図64】入力データフォーマッタの入力ルーティング 層を示す図である。

【図65】入力データフォーマットを示す図である。

【図66】色およびデプスアキュムレータを示すブロック図である。

【図 6 7】 ROP/ブレンドユニットのための色成分フォーマッティングを示す図である。

30 【図 6 8】出力データフォーマッタを示すブロック図で ある。

【図69】RDAT、RPIXオペレーションの出力データルー ティングを示す図である。

【図70】出力データルーティングを示す図である。

【図71】RPIXオペレーションの出力データルーティングを示す図である。

【図72】出力データルーティングを示す図である。

【図73】出力データルーティングを示す図である。

【図74】出力データルーティングを示す図である。

【図75】96ビット/ピクセルの出力データルーティングを示す図である。

【図76】出力データルーティングを示す図である。

【図77】出力データルーティングを示す図である。

【図78】出力データルーティングを示す図である。

【図79】出力データルーティングを示す図である。

【図80】出力データルーティングを示す図である。

【図81】出力データルーティングを示す図である。

【図82】出力データルーティングを示す図である。

【図83】出力データルーティングを示す図である。

50 【図84】SRAMーピクセルALUフォーマッタを示すブロ

105

ック図である。

【図85】8、16、32ビット/ピクセルのSRAMピクセルバッファ編成を示す図である。

【図86】64ビット/ピクセルのSRAMピクセルバッファ編成を示す図である。

【図87】96ビット/ピクセルのSRAMピクセルバッファ編成を示す図である。

【図88】128ビット/ピクセルのSRAMピクセルバッファ編成を示す図である。

【図89】アンパック関数を示す図である。

【図90】UnpackDepth関数を示す図である。

【図91】UnpackStencil関数を示す図である。

【図92】UnpackWid関数を示す図である。

【図93】ピクセルALU-SRAMフォーマッタを示すブロック図である。

【図94】PackColor関数を示す図である。

【図95】PackDepth関数を示す図である。

【図96】 PackExtra関数を示す図である。

【図97】ピクセルALUーSRAMマスク生成を示す図である。

【図98】8ビット/ピクセルディスプレイマッピング を示す図である。

【図99】RPIX、SPIXおよびDPIXオペレーションのための8ビット/ピクセルキャッシュライン編成を示す図である。

【図100】RDATオペレーションを用いる8ビット/ピ クセルキャッシュライン編成を示す図である。

【図101】8ビット/ピクセルフォーマットを示す図である。

【図102】8ビット/ピクセル表示リフレッシュを示 30 す図である。

【図103】16ビット/ピクセルディスプレイマッピ ングを示す図である。

【図104】RPIX、SPIXおよびOPIXオペレーションのための16ビット/ピクセルキャッシュライン編成を示す図である。

【図105】RDATオペレーションを用いる16ビット/ ピクセルキャッシュライン編成を示す図である。

【図106】4:4:4:4の16ビット/ピクセルフォーマットを示す図である。

【図107】4:4:4:4の16ビット/ピクセル表示リフレッシュを示す図である。

【図108】5:6:5の16ビット/ピクセルフォーマットを示す図である。

【図109】5:6:5の16ビット/ピクセル表示リフレッシュを示す図である。

【図110】1:5:5:5の16ビット/ピクセルフォーマットを示す図である。

【図111】1:5:5:5の16ビット/ピクセル表示リフレッシュを示す図である。

【図112】32ビット/ピクセルディスプレイマッピングを示す図である。

【図113】 RPIX、SPIXおよびDPIXオペレーションのための32ビット/ピクセルキャッシュライン編成を示す図である。

【図114】RDATオペレーションを用いる32ビット/ ピクセルキャッシュライン編成を示す図である。

【図115】8:8:8:8の32ビット/ピクセルフォーマットを示す図である。

10 【図116】8:8:8:8の32ビット/ピクセル表示リフレッシュを示す図である。

【図117】10:10:10:10の32ビット/ピクセルフォーマットを示す図である。

【図118】2:10:10:10の32ビット/ピクセル表示リフレッシュを示す図である。

【図119】64ビット/ピクセルディスプレイマッピ ングを示す図である。

【図120】RPIX、SPIXおよびDPIXオペレーションのための64ビット/ピクセルキャッシュライン編成を示す図である。

【図121】RDATオペレーションを用いる64ビット/ ピクセルキャッシュライン編成を示す図である。

【図122】4:8:8:8:8の64ビット/ピクセルフォーマットを示す図である。

【図123】4:8:8:8:8の64ビット/ピクセル表示リフレッシュを示す図である。

【図124】2:10:10:10の64ビット/ピクセルフォー マットを示す図である。

【図125】4:10:10:10の64ビット/ピクセル表示リフレッシュを示す図である。

【図126】4:28:2*(4:4:4:4)の64ビット/ピクセルフォーマットを示す図である。

【図127】4:28:2*(4:4:4:4)の64ビット/ピクセル表示リフレッシュを示す図である。

【図128】4:4:24:2* (4:4:4:4) の64ビット/ピクセルフォーマットを示す図である。

【図129】4:4:24:2*(4:4:4:4)の64ビット/ピクセル表示リフレッシュを示す図である。

【図130】4:28:2* (5:6:5) の64ビット/ピクセル 40 フォーマットを示す図である。

【図131】4:28:2* (5:6:5) の64ビット/ピクセル 表示リフレッシュを示す図である。

【図132】4:4:24:2* (5:6:5) の64ビット/ピクセルフォーマットを示す図である。

【図133】4:4:24:2*(5:6:5)の64ビット/ピクセル表示リフレッシュを示す図である。

【図134】4:28:2* (1:5:5:5) の64ビット/ピクセルフォーマットを示す図である。

【図135】4:28:2* (1:5:5:5) の64ビット/ピクセ 50 ル表示リフレッシュを示す図である。

【図136】4:4:24:2* (1:5:5:5) の64ビット/ピク セルフォーマットを示す図である。

【図137】4:4:24:2*(1:5:5:5)の64ビット/ピク セル表示リフレッシュを示す図である。

【図138】96ビット/ピクセルディスプレイマッピ ングを示す図である。

【図139】RPIX、SPIXおよびDPIXオペレーションのた めの96ビット/ピクセルキャッシュライン編成を示す 図である。

【図140】RDATオペレーションを用いる96ビット/ 10 ピクセルキャッシュライン編成を示す図である。

【図141】4:28:2* (8:8:8:8) の96ビット/ピクセ ルフォーマットを示す図である。

【図142】4:28:2* (8:8:8:8) の96ビット/ピクセ ル表示リフレッシュを示す図である。

【図143】4:28:2*(8:8:8:8)の96ビット/ピクセ ルフォーマットを示す図である。

【図144】4:28:2* (8:8:8:8) の96ビット/ピクセ ル表示リフレッシュを示す図である。

【図145】4:4:24:2*(8:8:8:8)の96ビット/ピク 20 セルフォーマットを示す図である。

【図146】4:4:24:2* (8:8:8:8) の96ビット/ピク セル表示リフレッシュを示す図である。

【図147】4:28:2* (2:10:10:10) の96ビット/ピ クセルフォーマットを示す図である。

【図148】4:28:2* (2:10:10:10) の96ビット/ピ クセル表示リフレッシュを示す図である。

【図149】4:4:24:2*(10:10:10)の96ビット/ピ クセルフォーマットを示す図である。

【図150】4:4:24:2* (10:10:10) の96ビット/ピ クセル表示リフレッシュを示す図である。

【図151】4:4:24:4*(4:4:4)の96ビット/ピク セルフォーマットを示す図である。

【図152】4:4:24:4* (4:4:4:4) の96ビット/ピク セル表示リフレッシュを示す図である。

【図153】128ビット/ピクセルディスプレイマッ ピングを示す図である。

【図154】RPIX、SPIXおよびDPIXオペレーションのた めの128ビット/ピクセルキャッシュライン編成を示 す図である。

【図155】RDATオペレーションを用いる128ビット /ピクセルキャッシュライン編成を示す図である。

【図156】8:32:8:2* (8:8:8:8) の128ビット/ ピクセルフォーマットを示す図である。

【図157】8:32:8:2* (8:8:8:8) の128ビット/ ピクセル表示リフレッシュを示す図である。

【図158】8:32:8:2* (8:2:10:10:10) の128ビッ ト/ピクセルフォーマットを示す図である。

【図159】8:32:8:2* (8:10:10:10) の128ビット **/ピクセル表示リフレッシュを示す図である。**

【図160】8:8:32:2* (10:10:10:10) の128ビット **/ピクセルフォーマットを示す図である。**

【図161】8:8:32:2*(10:10:10:10) の128ビット

【図162】2つのピクセルと各ピクセル内の各サンプ ルの位置を示す図である。

【図163】ピクセル内のサンプル間のオフセットを示 す図である。

【図164】256ビット/ピクセルディスプレイマッ ピングを示す図である。

【図165】RPIX、SPIXおよびDPIXオペレーションのた めの256ビット/ピクセルキャッシュライン編成を示 す図である。

【図166】RDATオペレーションを用いる256ビット /ピクセルキャッシュライン編成を示す図である。

【図167】8:2* (8:8:8:8:8):6* (8:8:8:8:32) の2

【図168】8:2* (8:8:8:8):6* (8:8:8:8:32) の2 56ビット/ピクセル表示リフレッシュを示す図であ

【図169】SRAMピクセルバッファ読出/書込フォーマ ットを示す図である。

【図170】512ビット/ピクセルディスプレイマッ ピングを示す図である。

【図171】RPIX、SPIXおよびDPIXオペレーションのた めの512ビット/ピクセルキャッシュライン編成を示 す図である。

【図172】RDATオペレーションを用いる512ビット /ピクセルキャッシュライン編成を示す図である。

【図173】8:2* (8:8:8:8):6* (8:8:8:8:32) の5 12ビット/ピクセルフォーマットを示す図である。

【図174】8:2* (8:8:8:8:8) :6* (8:8:8:8:32) の5 12ビット/ピクセル表示リフレッシュを示す図であ る。

【図175】SRAMピクセルバッファ読出/書込フォーマ ットを示す図である。

【図176】8:2* (8:10:10:10):6* (10:10:10:32) の 512ビット/ピクセルフォーマットを示す図である。

【図177】8:2*(8:2:10:10:10):6*(2:10:10:10:3 40 2) の512ビット/ピクセル表示リフレッシュを示す 図である。

【図178】SRAMピクセルバッファ読出/書込フォーマ ットを示す図である。

【図179】I/0バスにわたっての高速同時双方向送受 信をサポートするデュアルピクセル3DRAMチップの代替 のアーキテクチャを示すブロック図である。

【図180】 [/0バスにわたっての高速同時双方向送受 信をサポートするデュアルピクセル3DRAMチップのため の第2の代替のアーキテクチャを示すブロック図であ 50 る。

/ピクセル表示リフレッシュを示す図である。

56ビット/ピクセルフォーマットを示す図である。

【符号の説明】


100 グラフィックスサブシステム、102 レンダ リングコントローラ、104 インタフェース、106 ビデオ出力回路、108 ビデオ出力チャネル、11 0 デュアルピクセル3DRAMチップ、112 レンダリ ングバス、114アドレスおよび制御バス、116 DR AMアレイ、118 SRAMピクセルバッファ、120, 1 21 ピクセル算術論理演算装置 (ALU) 、122 グ ローバルバス、123 グローバル書込バス、124 I/0バス、125 グローバル読出バス、126 デマ ルチプレクサ、127 パイプラインレジスタ、128 入力データバス、129, 131 入力データバス、1 30 入力データフォーマッタ、132 SRAM出力デー タバス、134 出力データフォーマッタ、135 出 カデータバス、136 出力データマルチプレクサ、1 37 パイプラインレジスタ、138,139 データ バス、140 ピクセルALUからSRAMへのフォーマッ タ、141 データバス、142, 143 SRAMピクセ ルバッファデータバス、145 書込マスクパイプライ ンレジスタ、146 アドレスおよび制御入力バス、1*20 ジスタ。


ROP 郭

* 47 書込マスクバス、148 アドレスおよび制御デ マルチプレクサ、150 アドレスおよび制御バス、1 51 デコーダ、152 ピクセルALUオペレーショ ンチャネル、154 グローバルバスオペレーションチ ャネル、156 バンクオペレーションチャネル、15 8 DRAMバンク、160センス増幅器、166 ROP/ブ レンドユニット、168 デプスユニット、170 ス テンシルユニット、172 ウィンドウIDユニット、1 74 ROPユニット、176 ブレンドユニット、17 8 8ビットブレンドユニット、18010ビットブレ ンドユニット、182 ROPレジスタ、184 パター ンレジスタ、186 ディザ計算装置、188,190 乗算器、192 加算器、194 切捨て装置、19 6 クランプ装置、210 16ビットマスクレジス タ、216 マスクレジスタ、218 基準レジスタ、 220 ファンクションレジスタ、224 キャッシュ ライン、226 ダーティ・タグSRAM、230 キャッ シュラインのバンクおよびコラムタグ、231 バンク パイプラインレジスタ、232 コラムパイプラインレ


【図7】 【図1】 y-አቄ-<u>11</u>-1 8x 91171 タイレクト タイレクト ダイレクト **3DRAM** 3PRAM 3DRAM 3 DRAM ROP/ 10 結果 Hob liae HOA ブレンド 行先像数<u>11</u> 1547 レンダリング ROP/ブレンド ユニット 4XV7 -タイレクト タイレフト コントローフ 30RAM 3DRAM 30 RAH 3 PRAM 110 € 【図30】 CLK ピデオ 出力回路 ブイドルコマント" 【図38】 【図16】 【図8】 CLK マスク 11/27 Op RQ3 O O RQ2 0 0 RQ1 0 0 RQ0 71111

ステッシル比較







【図4】



【図5】



【図10】





【図11】


			X	764			X	% 4	
		0	1	2	3	0	1	2	3
	0	<u>-15</u> 32	+1 32	<u>-11</u> 32	+5 32	10001	00001	10101	00101
3.7m 4	1	+9 32	-7 32	+13 32	-3 32	01001	11001	01101	11101
Y%4	2	<u>-9</u> 32	+7	- <u>13</u> 32	+3 32	10111	00111	10011	00011
	3	+15 32	- <u>1</u> 32	+11 32	- <u>5</u>	01111	11111	01011	11011


ドット分数型組織的デザアルコクズム

8ピットプレンドユニットク計算











【図54】









WDAT, BDAT, WREG, BREG 書込 および フロードキャスト オペレーション

【図45】




SPIX,DPIX ピクセルオペレーション

[図48]




積合とサイクル機込オペレーション

[図47]




複合 2 サイクル映出および 2 サイクル書込オペレーション

【図50】




複合3サイクル競出および 3サイクル書込オペレーション

【図49】




複合3サイケル統出および 2サイクル客込オペレーション







【図63】




【図51】




【図52】




[図55]



【図68】







【図57】




【図60】



【図56】



【図67】




ROP/Blend ユニットのなめの 包成分 フォーマッティング

【図58】





【図70】



SRAM AS DAMA IN-7127"


【図59】







SRAM +3 DQ AO N-7127


SRAM + 5 DQ AA IV-FIYT










【図98】












64 byp E 741174-7-1 4:28:2 (5:6:5)







【図166】

【図169】

【図172】

# Fud0	124	: Pixel 0	•
Pitel 0	141 1	Pixel 0	332
5 Pixel 0	D2 1	Pixel 0	- 64
J Pixel ()	234 🕏 🖰	Pixel 0	96
Pixel 4	120 1	Pixel 4	•
Pixel 4	100	Pixel 4	32
Pixel 4	192	Pixel 4	4
Pixel 4	224 g (2	Pitel 4	*
Pixel 8	1275 (21	Pixel 8	•
Pizel 8	140 j 61	Pixel 8	32
Picel	192 1 2	Pixel 8	54
Pixel \$	334 ž (3	7 Pixel 8	×
Pixel 12	122 - 31	Flact 12	٠
Pixel 12	160 : 43	Pixel 12	3-2
Pisc 12	182 95	Pixel 12	44
	Pixel 0 Pixel 0 Pixel 0 Pixel 0 Pixel 0 Pixel 4 Pixel 4 Pixel 4 Pixel 4 Pixel 5 Pixel 5 Pixel 5 Pixel 5 Pixel 12 Pixel 12	Pixel 0 160	N Pixel 0 146 \$ 45 Pixel 0 N Pixel 0 157 \$ 55 Pixel 0 N Pixel 0 157 \$ 51 Pixel 0 N Pixel 0 158 \$ 17 Pixel 0 N Pixel 4 158 \$ 11 Pixel 4 N Pixel 4 150 \$ 55 Pixel 4 N Pixel 4 150 \$ 55 Pixel 4 N Pixel 4 150 \$ 55 Pixel 4 N Pixel 4 150 \$ 151 Pixel 4 N Pixel 5 150 \$ 45 Pixel 5 N Pixel 5 150 \$ 45 Pixel 12

RDATを用いる 256 bp わッシュラシの編成

ш.				ta distribui					
ZSI	- Lu	RI	GI	Bt	ZSO	8	20	60	I
									i
	* * * * * * * * * * * * * * * * * * * *		:		*******			••••	*
		=				_	93		
			Į,		11.5				į
				# .		7.5			ì
733	03	RJ	as	B3	Z\$1	62	Rž	02	T
garage operation	-								à
Market Street								_	
							4		
255	0 0 0 0 0 0		GS	B3	756	8	EA EA	9	
Appliyation	0 0 0 0 0	RS PS	GS	B3	Z36	8	RA	64	
ZSS		20	os a	B3	731	8 8	RA Ra	G G	
Z55	a5		GS CS	B3	736	ul ini	RA Ra	_	
ZSS	as		os 20 20 20 20 20 20 20 20 20 20 20 20 20	B3	Z56	ul ini	RA RA	_	


SRAM 能出/多心74-74-

	hi edes	16/33 48/47	40,59,58	hi P	कि स्वीत ह	7 0
DAT 0	159	Pixel 0	122	šŧ	Pixel 0	G
L TAGU	191	Pixel 0	160	5	Pixel 0	37
DAT 2	122	Fixel 0	197	95	Pixel 0	и
DAT 3	120	Pixel 0	224	127	Pixel 0	*
UDAT 4	1 415	Pixel 0	224	8	Pixel 0	256
DAT 5	34.7	Pixel 0	415	258	Pixel O	168
LDAT 6	£ 479	Pixel 0	44 1	157	Fixel 0	310
LDAT 7	311	Pixel 0	490 }	283	Pixel 0	252
DAT 8	139	Pixel I	128	þī	Pixel 8	•
EDAT 9	j. 101	Pixel \$	160	ø	Pixel 8	\$2
DAT 10	122	Pixel \$	192	15	Piael 8	64
DAT II	251	Pixel 8	224	127	Pixel 8	#5
DAT 12	Ž 413	Pixel 8	384 \$	287	Pixel 8	254
DAT 13	š 447	Pincl 6	416	111	Pixel 8	251
DAT 14	÷ (79	Pixel #	448	252	Pixel 8	170
DAT 15	<i>j</i> 501	Fixef 8	463	n)	Pixel &	132

RDATを用いる 512 bpp ねゅうユライン、編成

【図173】

【図171】



255	2407239	21423	200007	192(194	pdrs	180(199	iadis.	126
255				Pixel 0				125
511				Pixel 0				134
255				Pinel 6				228
511				Pixel 8				384

RPIX、SPIX、DPIX a toda、512 bpp キャッシュライン、編成


[図173]




5/2 bpp t7tiV74-7. + 8:2-(8:8:8:8:8):6-(8:8:8:8:32)

【図174】


【図175】






SRAM 競出/事让 7x-7y

【図176】




5/2 bpp 6721274-77 \$120(8:10:10:10:10:10:10:10:10:32)

【図177】




5/2 bpp 表示リフルジェ 8:2*(8:2:10:10:10):6*(2:10:10:10:32)

【図178】




SRAM 議出/書込フォーマット

【図179】



【図180】



フロントページの続き

(31)優先権主張番号 09/264261

*(31)優先権主張番号 09/264281

(32)優先日

平成11年3月8日(1999. 3. 8)

(32)優先日

平成11年3月8日(1999. 3. 8)

(33)優先権主張国

米国(US)

*

(33)優先権主張国

米国(US)

(54) 【発明の名称】 記憶装置、データフォーマッタ、データにアクセスする方法、データの領域をクリアする方法、 データを圧縮する方法、データをフォーマット化する方法、グラフィックスシステムおよびグラ

フィックスシステムを動作させる方法